ΠΠ΅ Π½ΡΠΆΠ½ΠΎ Π±ΡΡΡ ΡΠ°Π·ΡΠ°Π±ΠΎΡΡΠΈΠΊΠΎΠΌ ΡΠΈΠΏΠΎΠ², ΡΡΠΎΠ±Ρ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΠΎΠ²Π°ΡΡ Π΄Π»Ρ FPGA, ΠΊΠ°ΠΊ Π½Π΅ Π½ΡΠΆΠ½ΠΎ Π±ΡΡΡ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΠΎΠΌ Π½Π° Π‘++, ΡΡΠΎΠ±Ρ ΠΏΠΈΡΠ°ΡΡ ΠΊΠΎΠ΄ Π½Π° Java. ΠΠ΄Π½Π°ΠΊΠΎ Π² ΠΎΠ±ΠΎΠΈΡ
ΡΠ»ΡΡΠ°ΡΡ
, Π²Π΅ΡΠΎΡΡΠ½ΠΎ, ΡΡΠΎ Π±ΡΠ΄Π΅Ρ Π½Π΅ Π»ΠΈΡΠ½ΠΈΠΌ.
Π¦Π΅Π»Ρ ΠΊΠΎΠΌΠΌΠ΅ΡΡΠΈΠ°Π»ΠΈΠ·Π°ΡΠΈΠΈ ΠΎΠ±Π΅ΠΈΡ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΉ, Java ΠΈ FPGA, Π² ΡΠΎΠΌ, ΡΡΠΎΠ±Ρ ΠΎΠΏΡΠΎΠ²Π΅ΡΠ³Π½ΡΡΡ ΠΏΠΎΡΠ»Π΅Π΄Π½Π΅Π΅ Π·Π°ΡΠ²Π»Π΅Π½ΠΈΠ΅. Π₯ΠΎΡΠΎΡΠΈΠ΅ Π½ΠΎΠ²ΠΎΡΡΠΈ Π΄Π»Ρ FPGA β Ρ ΠΈΡΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°Π½ΠΈΠ΅ΠΌ ΠΏΠΎΠ΄Ρ ΠΎΠ΄ΡΡΠΈΡ ΡΡΠΎΠ²Π½Π΅ΠΉ Π°Π±ΡΡΡΠ°ΠΊΡΠΈΠΈ ΠΈ Π½Π°Π±ΠΎΡΠ° ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΎΠ² Π² ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΠ΅ 35 Π»Π΅Ρ, Ρ ΡΠ΅Ρ ΠΏΠΎΡ, ΠΊΠ°ΠΊ Π±ΡΠ»ΠΎ ΠΈΠ·ΠΎΠ±ΡΠ΅ΡΠ΅Π½ΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΠ΅ΠΌΠΎΠ΅ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΎΠ΅ ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎ, ΡΠΎΠ·Π΄Π°Π²Π°ΡΡ Π°Π»Π³ΠΎΡΠΈΡΠΌΡ ΠΈ ΠΏΠΎΡΠΎΠΊΠΈ Π΄Π°Π½Π½ΡΡ Π΄Π»Ρ FPGA Π²ΠΌΠ΅ΡΡΠΎ CPU, DSP, GPU ΠΈΠ»ΠΈ Π»ΡΠ±ΠΎΠΉ Π΄ΡΡΠ³ΠΎΠΉ ΡΠΎΡΠΌΡ ΡΠΏΠ΅ΡΠΈΠ°Π»ΡΠ½ΡΡ ASIC ΡΡΠ°Π½ΠΎΠ²ΠΈΡΡΡ Π²ΡΡ Π»Π΅Π³ΡΠ΅.
Π£Π΄ΠΈΠ²ΠΈΡΠ΅Π»ΡΠ½Π°Ρ ΡΠ²ΠΎΠ΅Π²ΡΠ΅ΠΌΠ΅Π½Π½ΠΎΡΡΡ ΠΈΡ
ΡΠΎΠ·Π΄Π°Π½ΠΈΡ ΠΏΡΠΎΡΠ²Π»ΡΠ΅ΡΡΡ Π² ΡΠΎΠΌ, ΡΡΠΎ ΠΊΠ°ΠΊ ΡΠ°Π· ΠΊΠΎΠ³Π΄Π° CPU ΡΠΆΠ΅ Π½Π΅ ΠΌΠΎΠ³Π»ΠΈ ΠΎΡΡΠ°Π²Π°ΡΡΡΡ Π΅Π΄ΠΈΠ½ΡΡΠ²Π΅Π½Π½ΡΠΌ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΠΌ ΠΌΠΎΠ΄ΡΠ»Π΅ΠΌ Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΠΎΠ² Π΄Π»Ρ Π²ΡΠΏΠΎΠ»Π½Π΅Π½ΠΈΡ ΠΌΠ½ΠΎΠΆΠ΅ΡΡΠ²Π° Π·Π°Π΄Π°Ρ β ΠΏΠΎ ΡΠ°ΠΌΡΠΌ ΡΠ°Π·Π»ΠΈΡΠ½ΡΠΌ ΠΏΡΠΈΡΠΈΠ½Π°ΠΌ β FPGA Π΄ΠΎΡΡΠΈΠ³Π»ΠΈ ΡΠ²ΠΎΠ΅ΠΉ ΡΡΡΠ΅ΠΊΡΠΈΠ²Π½ΠΎΡΡΠΈ, ΠΏΡΠ΅Π΄Π»ΠΎΠΆΠΈΠ² Π±ΡΡΡΡΠΎΠ΄Π΅ΠΉΡΡΠ²ΠΈΠ΅, ΠΌΠ°Π»ΡΡ Π·Π°Π΄Π΅ΡΠΆΠΊΡ, ΡΠ΅ΡΠ΅Π²ΡΠ΅ Π²ΠΎΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ ΠΈ ΠΏΠ°ΠΌΡΡΡ β ΡΠ°Π·Π½ΠΎΡΠΎΠ΄Π½ΡΠ΅ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΠ΅ Π²ΠΎΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ ΡΠΎΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΡΡ
FPGA SoC, ΠΏΡΠ΅Π΄ΡΡΠ°Π²Π»ΡΡΡΠΈΡ
ΡΠΎΠ±ΠΎΠΉ ΠΏΡΠ°ΠΊΡΠΈΡΠ΅ΡΠΊΠΈ ΠΏΠΎΠ»Π½ΠΎΡΠ΅Π½Π½ΡΠ΅ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΠ΅ ΡΠΈΡΡΠ΅ΠΌΡ. ΠΠ΄Π½Π°ΠΊΠΎ FPGA ΡΠ΄Π°ΡΠ½ΠΎ ΡΠΎΡΠ΅ΡΠ°ΡΡΡΡ ΠΈ Ρ Π΄ΡΡΠ³ΠΈΠΌΠΈ ΡΡΡΡΠΎΠΉΡΡΠ²Π°ΠΌΠΈ Π² Π³ΠΈΠ±ΡΠΈΠ΄Π½ΡΡ
ΡΠΈΡΡΠ΅ΠΌΠ°Ρ
, ΠΈ, ΠΏΠΎ Π½Π°ΡΠ΅ΠΌΡ ΠΌΠ½Π΅Π½ΠΈΡ, ΡΠΎΠ»ΡΠΊΠΎ Π½Π°ΡΠΈΠ½Π°ΡΡ Π½Π°Ρ
ΠΎΠ΄ΠΈΡΡ ΡΠ²ΠΎΡ Π·Π°ΠΊΠΎΠ½Π½ΠΎΠ΅ ΠΌΠ΅ΡΡΠΎ Π² ΠΈΠ΅ΡΠ°ΡΡ
ΠΈΠΈ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΠΉ.
ΠΠΎΡΡΠΎΠΌΡ ΠΌΡ ΠΎΡΠ³Π°Π½ΠΈΠ·ΠΎΠ²Π°Π»ΠΈ ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΡ The Next FPGA Platform Π² Π‘Π°Π½-Π₯ΠΎΡΠ΅ 22 ΡΠ½Π²Π°ΡΡ. ΠΡΡΠ΅ΡΡΠ²Π΅Π½Π½ΠΎ, ΠΎΠ΄Π½ΠΈΠΌ ΠΈΠ· Π³Π»Π°Π²Π½ΡΡ
ΠΏΠΎΡΡΠ°Π²ΡΠΈΠΊΠΎΠ² FPGA Π² ΠΌΠΈΡΠ΅ ΠΈ ΠΏΠΈΠΎΠ½Π΅ΡΠΎΠΌ Π² ΡΡΠΎΠΉ ΠΎΠ±Π»Π°ΡΡΠΈ ΡΠ²Π»ΡΠ΅ΡΡΡ ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΡ Xilinx. ΠΠ²ΠΎ ΠΠΎΠ»ΡΡΠ΅Π½Ρ, ΡΡΠ°ΡΡΠΈΠΉ Π²ΠΈΡΠ΅-ΠΏΡΠΎΠ΅Π·ΠΈΠ΄Π΅Π½Ρ ΠΈ ΡΠ΅Ρ
Π½ΠΈΡΠ΅ΡΠΊΠΈΠΉ Π΄ΠΈΡΠ΅ΠΊΡΠΎΡ Xilinx, Π²ΡΡΡΡΠΏΠΈΠ» Π½Π° ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΠΈ Ρ Π΄ΠΎΠΊΠ»Π°Π΄ΠΎΠΌ, ΠΈ ΡΠ°ΡΡΠΊΠ°Π·Π°Π» Π½Π°ΠΌ ΠΎ ΡΠ²ΠΎΠΈΡ
ΡΠ΅Π³ΠΎΠ΄Π½ΡΡΠ½ΠΈΡ
ΠΌΡΡΠ»ΡΡ
, ΡΠ²ΡΠ·Π°Π½Π½ΡΡ
Ρ ΡΠ΅ΠΌ, ΠΊΠ°ΠΊ Xilinx ΠΏΠΎΠΌΠΎΠ³Π°Π΅Ρ ΡΠΎΠ·Π΄Π°Π²Π°ΡΡ ΠΈΠ·ΠΌΠ΅Π½ΡΠ΅ΠΌΡΠ΅ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΠ΅ ΡΠΈΡΡΠ΅ΠΌΡ Π΄Π»Ρ Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΠΎΠ².
Π£ ΡΠΈΡΡΠ΅ΠΌΠ½ΡΡ Π°ΡΡ ΠΈΡΠ΅ΠΊΡΠΎΡΠΎΠ² ΠΈ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΠΎΠ² ΡΡΠ»ΠΎ Π΄ΠΎΡΡΠ°ΡΠΎΡΠ½ΠΎ Π²ΡΠ΅ΠΌΠ΅Π½ΠΈ Π½Π° ΠΎΡ, ΡΡΠΎΠ±Ρ ΠΏΡΠΈΠΉΡΠΈ ΠΊ Π½Π΅ΠΎΠ΄Π½ΠΎΡΠΎΠ΄Π½ΠΎΠΌΡ Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΡ, Π² ΠΊΠΎΡΠΎΡΠΎΠΌ Π±ΡΠ΄ΡΡ ΠΏΡΠ΅Π΄ΡΡΠ°Π²Π»Π΅Π½Ρ ΠΊΠΎΠΌΠΏΡΡΡΠ΅ΡΠ½ΡΠ΅ ΠΌΠΎΡΠ½ΠΎΡΡΠΈ ΡΠ°Π·Π½ΠΎΠ³ΠΎ ΡΠΎΠ΄Π°, ΡΠ΅ΡΠ°ΡΡΠΈΠ΅ Π·Π°Π΄Π°ΡΠΈ ΠΏΠΎ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡΠΌ, Ρ ΡΠ°Π½Π΅Π½ΠΈΡ ΠΈ ΠΎΡΠ³Π°Π½ΠΈΠ·Π°ΡΠΈΠΈ ΡΠ΅ΡΠ΅ΠΉ. ΠΡΠΎ ΠΊΠ°ΠΆΠ΅ΡΡΡ Π½Π΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΡΠΌ Π² ΡΠ²ΡΠ·ΠΈ Ρ ΡΠ΅ΠΌ, ΡΡΠΎ ΡΠ»Π΅Π΄ΠΎΠ²Π°ΡΡ Π·Π° Π·Π°ΠΊΠΎΠ½ΠΎΠΌ ΠΡΡΠ° Ρ ΠΈΡΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°Π½ΠΈΠ΅ΠΌ ΡΠ°Π·Π»ΠΈΡΠ½ΡΡ ΠΠΠΠ ΡΡΠ°Π½ΠΎΠ²ΠΈΡΡΡ Π²ΡΡ ΡΡΡΠ΄Π½Π΅Π΅. ΠΠΎΠΊΠ° Π½Π°Ρ ΡΠ·ΡΠΊ Π²ΡΡ Π΅ΡΡ Π·Π°Π²ΡΠ·Π°Π½ Π½Π° CPU, ΠΈ ΠΌΡ Π²ΡΡ Π΅ΡΡ Π³ΠΎΠ²ΠΎΡΠΈΠΌ ΠΎΠ± Β«ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠΈ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠΉΒ», ΠΈΠΌΠ΅Ρ Π² Π²ΠΈΠ΄Ρ ΡΠ»ΡΡΡΠ΅Π½ΠΈΠ΅ ΡΠ°Π±ΠΎΡΡ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌ ΠΏΠΎ ΡΡΠ°Π²Π½Π΅Π½ΠΈΡ Ρ ΡΠ΅ΠΌ, ΡΡΠΎ ΠΌΠΎΠΆΠ½ΠΎ ΡΠ΄Π΅Π»Π°ΡΡ Π½Π° ΠΎΠ΄Π½ΠΈΡ ΡΠΎΠ»ΡΠΊΠΎ CPU. Π‘ΠΏΡΡΡΡ ΠΊΠ°ΠΊΠΎΠ΅-ΡΠΎ Π²ΡΠ΅ΠΌΡ Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΡ ΠΏΡΠ΅Π²ΡΠ°ΡΡΡΡΡ Π² Π½Π°Π±ΠΎΡΡ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΡ ΠΌΠΎΡΠ½ΠΎΡΡΠ΅ΠΉ, Ρ ΡΠ°Π½ΠΈΠ»ΠΈΡ Π΄Π°Π½Π½ΡΡ ΠΈ ΡΠ²ΡΠ·ΡΠ²Π°ΡΡΠΈΡ Π²ΡΡ Π²ΠΎΠ΅Π΄ΠΈΠ½ΠΎ ΠΏΡΠΎΡΠΎΠΊΠΎΠ»ΠΎΠ², ΠΈ ΠΌΡ Π²Π΅ΡΠ½ΡΠΌΡΡ ΠΊ ΡΠ°ΠΊΠΈΠΌ ΡΠ΅ΡΠΌΠΈΠ½Π°ΠΌ, ΠΊΠ°ΠΊ Β«Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡΒ» ΠΈ Β«ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡΒ». ΠΠΈΠ±ΡΠΈΠ΄Π½ΡΠ΅ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡ ΡΡΠ°Π½ΡΡ ΡΠ°ΠΊΠΎΠΉ ΠΆΠ΅ Π½ΠΎΡΠΌΠΎΠΉ, ΠΊΠ°ΠΊ ΡΠ΅Π³ΠΎΠ΄Π½ΡΡΠ½ΠΈΠ΅ Β«ΠΎΠ±Π»Π°ΡΠ½ΡΠ΅Β» ΡΠ΅ΡΠ²ΠΈΡΡ, ΡΠ°Π±ΠΎΡΠ°ΡΡΠΈΠ΅ Π½Π° ΠΎΡΠ½ΠΎΠ²Π΅ ΠΎΠ±ΡΡΠ½ΡΡ ΠΈΠ»ΠΈ Π²ΠΈΡΡΡΠ°Π»ΡΠ½ΡΡ ΠΌΠ°ΡΠΈΠ½, ΠΈ Π² ΠΊΠ°ΠΊΠΎΠΉ-ΡΠΎ ΠΌΠΎΠΌΠ΅Π½Ρ ΠΌΡ Π±ΡΠ΄Π΅ΠΌ ΠΈΡΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°ΡΡ ΠΏΡΠΎΡΡΠΎ ΡΠ»ΠΎΠ²ΠΎ Β«Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡΒ» Π΄Π»Ρ ΠΎΠΏΠΈΡΠ°Π½ΠΈΡ ΠΈΡ ΡΠ°Π±ΠΎΡΡ. Π ΠΊΠ°ΠΊΠΎΠΉ-ΡΠΎ ΠΌΠΎΠΌΠ΅Π½Ρ β ΠΈ, Π²Π΅ΡΠΎΡΡΠ½ΠΎ, Π½Π°ΡΡΡΠΏΠ»Π΅Π½ΠΈΡ ΡΡΠΎΠΉ ΡΡΡ Π°ΠΊΡΠΈΠ²Π½ΠΎ ΠΏΠΎΡΠΏΠΎΡΠΎΠ±ΡΡΠ²ΡΡΡ FPGA β ΠΌΡ ΠΎΠΏΡΡΡ Π±ΡΠ΄Π΅ΠΌ Π½Π°Π·ΡΠ²Π°ΡΡ ΡΡΠΎ ΠΎΠ±ΡΠ°Π±ΠΎΡΠΊΠΎΠΉ Π΄Π°Π½Π½ΡΡ .
ΠΠ»Ρ Π²Π½Π΅Π΄ΡΠ΅Π½ΠΈΡ FPGA Π² Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΡ ΠΏΠΎΡΡΠ΅Π±ΡΠ΅ΡΡΡ ΠΈΠ·ΠΌΠ΅Π½ΠΈΡΡ ΠΎΠ±ΡΠ°Π· ΠΌΡΡΠ»Π΅Π½ΠΈΡ. Β«Π Π°Π·ΠΌΡΡΠ»ΡΡ ΠΎ ΡΠΏΠΎΡΠΎΠ±Π°Ρ ΡΡΠΊΠΎΡΠ΅Π½ΠΈΡ ΡΠ΅Π³ΠΎΠ΄Π½ΡΡΠ½ΠΈΡ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠΉ, ΠΏΡΠΈΡ ΠΎΠ΄ΠΈΡΡΡ Π΄ΠΎΠΊΠ°ΠΏΡΠ²Π°ΡΡΡΡ Π΄ΠΎ ΠΎΡΠ½ΠΎΠ² ΡΠΎΠ³ΠΎ, ΠΊΠ°ΠΊ ΠΎΠ½ΠΈ ΠΈΡΠΏΠΎΠ»Π½ΡΡΡΡΡ, ΠΊΠ°ΠΊΠΈΠ΅ ΠΈΡΠΏΠΎΠ»ΡΠ·ΡΡΡΡΡ ΡΠ΅ΡΡΡΡΡ, Π½Π° ΡΡΠΎ ΡΡ ΠΎΠ΄ΠΈΡ Π²ΡΠ΅ΠΌΡ, β ΠΏΠΎΡΡΠ½ΡΠ΅Ρ ΠΠΎΠ»ΡΠ΅Π½Ρ. β ΠΡΠΆΠ½ΠΎ ΠΈΠ·ΡΡΠ°ΡΡ ΠΎΠ±ΡΡΡ ΠΏΡΠΎΠ±Π»Π΅ΠΌΡ, ΠΊΠΎΡΠΎΡΡΡ Π²Ρ ΠΏΡΡΠ°Π΅ΡΠ΅ΡΡ ΡΠ΅ΡΠΈΡΡ. ΠΠ½ΠΎΠ³ΠΈΠ΅ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ, ΡΠ°Π±ΠΎΡΠ°ΡΡΠΈΠ΅ Π² Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΠ°Ρ ΡΠ΅Π³ΠΎΠ΄Π½Ρ, ΠΌΠ°ΡΡΡΠ°Π±ΠΈΡΡΡΡΡΡ, Π·Π°Ρ Π²Π°ΡΡΠ²Π°Ρ Π±ΠΎΠ»ΡΡΠΎΠ΅ ΠΊΠΎΠ»ΠΈΡΠ΅ΡΡΠ²ΠΎ ΡΠ΅ΡΡΡΡΠΎΠ². ΠΠΎΠ·ΡΠΌΡΠΌ, ΠΊ ΠΏΡΠΈΠΌΠ΅ΡΡ, ΠΌΠ°ΡΠΈΠ½Π½ΠΎΠ΅ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, ΠΈΡΠΏΠΎΠ»ΡΠ·ΡΡΡΠ΅Π΅ ΠΎΠ³ΡΠΎΠΌΠ½ΠΎΠ΅ ΠΊΠΎΠ»ΠΈΡΠ΅ΡΡΠ²ΠΎ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΡ ΡΠ·Π»ΠΎΠ². ΠΠΎ Π³ΠΎΠ²ΠΎΡΡ ΠΎΠ± ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠΈ, Π½ΡΠΆΠ½ΠΎ Π΄ΡΠΌΠ°ΡΡ Π½Π΅ ΡΠΎΠ»ΡΠΊΠΎ ΠΎΠ± ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠΈ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΠΉ, Π½ΠΎ ΠΈ ΠΎΠ± ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠΈ ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΡΒ».
Π ΠΏΡΠΈΠΌΠ΅ΡΡ, ΠΏΡΠΈ ΡΠ΅Ρ ΠΎΠΏΠ΅ΡΠ°ΡΠΈΡΡ , ΡΠ²ΡΠ·Π°Π½Π½ΡΡ Ρ ΠΌΠ°ΡΠΈΠ½Π½ΡΠΌ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ΠΌ, ΠΊΠΎΡΠΎΡΡΠ΅ ΠΠΎΠ»ΡΠ΅Π½Ρ ΠΈΠ·ΡΡΠ°Π» Π½Π° ΠΏΡΠ°ΠΊΡΠΈΠΊΠ΅, ΠΏΡΠΈΠΌΠ΅ΡΠ½ΠΎ 50% Π²ΡΠ΅ΠΌΠ΅Π½ΠΈ ΡΡΠ°ΡΠΈΡΡΡ Π½Π° ΠΏΠ΅ΡΠ΅Π΄Π°ΡΡ Π΄Π°Π½Π½ΡΡ ΡΡΠ΄Π° ΠΈ ΡΡΠ΄Π° ΠΌΠ΅ΠΆΠ΄Ρ ΡΠ°Π·Π±ΡΠΎΡΠ°Π½Π½ΡΠΌΠΈ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΠΌΠΈ ΠΌΠΎΡΠ½ΠΎΡΡΡΠΌΠΈ, ΠΈ ΡΠΎΠ»ΡΠΊΠΎ ΠΎΡΡΠ°Π²ΡΠ°ΡΡΡ ΠΏΠΎΠ»ΠΎΠ²ΠΈΠ½Π° Π²ΡΠ΅ΠΌΠ΅Π½ΠΈ ΡΡΠ°ΡΠΈΡΡΡ Π½Π° ΡΠ°ΠΌΠΈ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡ.
Β«ΠΠΌΠ΅Π½Π½ΠΎ Π·Π΄Π΅ΡΡ, ΠΌΠ½Π΅ ΠΊΠ°ΠΆΠ΅ΡΡΡ, ΠΈ ΡΠΌΠΎΠΆΠ΅Ρ ΠΏΠΎΠΌΠΎΡΡ FPGA, ΠΏΠΎΡΠΊΠΎΠ»ΡΠΊΡ ΠΌΡ ΠΌΠΎΠΆΠ΅ΠΌ ΠΎΠ±Π΅ΡΠΏΠ΅ΡΠΈΡΡ ΠΎΠΏΡΠΈΠΌΠΈΠ·Π°ΡΠΈΡ ΠΊΠ°ΠΊ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΡ Π°ΡΠΏΠ΅ΠΊΡΠΎΠ², ΡΠ°ΠΊ ΠΈ Π°ΡΠΏΠ΅ΠΊΡΠΎΠ² ΠΏΠ΅ΡΠ΅Π΄Π°ΡΠΈ Π΄Π°Π½Π½ΡΡ Π΄Π»Ρ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ. Π ΠΌΡ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π΅Π»Π°ΡΡ ΡΡΠΎ Π½Π° ΡΡΠΎΠ²Π½Π΅ ΠΎΠ±ΡΠ΅ΠΉ ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΡ, ΠΈ Π½Π° ΡΡΠΎΠ²Π½Π΅ ΡΠΈΠΏΠ°. ΠΡΠΎ ΠΎΠ΄Π½ΠΎ ΠΈΠ· Π±ΠΎΠ»ΡΡΠΈΡ ΠΏΡΠ΅ΠΈΠΌΡΡΠ΅ΡΡΠ² FPGA, ΠΏΠΎΠ·Π²ΠΎΠ»ΡΡΡΠΈΡ ΡΠΎΠ·Π΄Π°Π²Π°ΡΡ ΡΠ΅ΡΠΈ ΡΠ²ΡΠ·ΠΈ ΠΏΠΎΠ΄ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΡΠ΅ Π½ΡΠΆΠ΄Ρ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ. ΠΠ°Π±Π»ΡΠ΄Π°Ρ Π·Π° ΡΠΈΠΏΠΈΡΠ½ΡΠΌΠΈ Π·Π°ΠΊΠΎΠ½ΠΎΠΌΠ΅ΡΠ½ΠΎΡΡΡΠΌΠΈ ΠΏΠ΅ΡΠ΅ΠΌΠ΅ΡΠ΅Π½ΠΈΡ Π΄Π°Π½Π½ΡΡ Π² Π·Π°Π΄Π°ΡΠ°Ρ , ΡΠ²ΡΠ·Π°Π½Π½ΡΡ Ρ ΡΠ°Π±ΠΎΡΠΎΠΉ ΠΈΡΠΊΡΡΡΡΠ²Π΅Π½Π½ΠΎΠ³ΠΎ ΠΈΠ½ΡΠ΅Π»Π»Π΅ΠΊΡΠ°, Ρ Π½Π΅ Π²ΠΈΠΆΡ Π½Π΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΠΎΡΡΠΈ Π² ΡΠ»ΠΎΠΆΠ½ΠΎΠΉ Π°ΡΡ ΠΈΡΠ΅ΠΊΡΡΡΠ΅ Π½Π° ΠΎΡΠ½ΠΎΠ²Π΅ ΠΊΠΎΠΌΠΌΡΡΠ°ΡΠΎΡΠΎΠ². ΠΠΎΠΆΠ½ΠΎ ΠΏΠΎΡΡΡΠΎΠΈΡΡ ΡΠ΅ΡΡ Ρ Π±ΠΎΠ»ΡΡΠΈΠΌ ΠΏΠΎΡΠΎΠΊΠΎΠΌ Π΄Π°Π½Π½ΡΡ . Π’ΠΎ ΠΆΠ΅ ΠΊΠ°ΡΠ°Π΅ΡΡΡ ΠΈ Π·Π°Π΄Π°Ρ ΠΎΠ±ΡΡΠ΅Π½ΠΈΡ Π½Π΅ΠΉΡΠΎΡΠ΅ΡΠ΅ΠΉ β ΠΌΠΎΠΆΠ½ΠΎ ΠΏΠΎΡΡΡΠΎΠΈΡΡ ΡΡΠ΅ΠΈΡΡΡΡ ΡΠ΅ΡΡ Ρ ΡΠ°Π·ΠΌΠ΅ΡΠ°ΠΌΠΈ ΠΏΠ°ΠΊΠ΅ΡΠΎΠ², ΠΏΠΎΠ΄ΡΡΡΠ°ΠΈΠ²Π°ΡΡΠΈΠΌΠΈΡΡ ΠΏΠΎΠ΄ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΡΡ Π·Π°Π΄Π°ΡΡ. Π‘ ΠΈΡΠΏΠΎΠ»ΡΠ·ΠΎΠ²Π°Π½ΠΈΠ΅ΠΌ FPGA ΠΌΠΎΠΆΠ½ΠΎ ΠΎΡΠ΅Π½Ρ ΡΠΎΡΠ½ΠΎ ΠΌΠ°ΡΡΡΠ°Π±ΠΈΡΠΎΠ²Π°ΡΡ ΠΈ ΠΏΠΎΠ΄ΡΡΡΠ°ΠΈΠ²Π°ΡΡ ΠΏΡΠΎΡΠΎΠΊΠΎΠ»Ρ ΠΏΠ΅ΡΠ΅Π΄Π°ΡΠΈ Π΄Π°Π½Π½ΡΡ ΠΈ ΡΠΎΠΏΠΎΠ»ΠΎΠ³ΠΈΡ ΡΡ Π΅ΠΌΡ Π΄Π»Ρ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΠΎΠ³ΠΎ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ. Π Π² ΡΠ»ΡΡΠ°Π΅ Ρ ΠΌΠ°ΡΠΈΠ½Π½ΡΠΌ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ΠΌ ΡΠ°ΠΊΠΆΠ΅ ΡΡΠ½ΠΎ, ΡΡΠΎ Π½Π°ΠΌ Π½Π΅ Π½ΡΠΆΠ½Ρ ΡΠΈΡΠ»Π° Ρ ΠΏΠ»Π°Π²Π°ΡΡΠ΅ΠΉ Π·Π°ΠΏΡΡΠΎΠΉ Π΄Π²ΠΎΠΉΠ½ΠΎΠΉ ΡΠΎΡΠ½ΠΎΡΡΠΈ, ΠΈ ΡΡΠΎ ΠΌΡ ΡΠΎΠΆΠ΅ ΠΌΠΎΠΆΠ΅ΠΌ ΠΏΠΎΠ΄ΡΡΡΠΎΠΈΡΡΒ».
Π Π°Π·Π½ΠΈΡΠ° ΠΌΠ΅ΠΆΠ΄Ρ FPGA ΠΈ CPU ΠΈΠ»ΠΈ ΡΠΏΠ΅ΡΠΈΠ°Π»ΠΈΠ·ΠΈΡΠΎΠ²Π°Π½Π½ΠΎΠΉ ASIC Π² ΡΠΎΠΌ, ΡΡΠΎ ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΠ΅ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΡΡΡΡ ΠΏΡΠΈ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΡΡΠ²Π΅, ΠΈ ΠΏΠΎΡΠ»Π΅ ΡΡΠΎΠ³ΠΎ Π²Ρ ΡΠΆΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅ΡΠ΅ ΠΏΠ΅ΡΠ΅Π΄ΡΠΌΠ°ΡΡ Π½Π°ΡΡΡΡ ΡΠΈΠΏΠΎΠ² Π²ΡΡΠΈΡΠ»ΡΠ΅ΠΌΡΡ Π΄Π°Π½Π½ΡΡ ΠΈΠ»ΠΈ Π²ΡΡΠΈΡΠ»ΡΠ΅ΠΌΡΡ ΡΠ»Π΅ΠΌΠ΅Π½ΡΠΎΠ², ΠΈΠ»ΠΈ Π½Π°ΡΡΡΡ ΠΏΡΠΈΡΠΎΠ΄Ρ ΠΏΠΎΡΠΎΠΊΠ° Π΄Π°Π½Π½ΡΡ ΠΈΠ΄ΡΡΠΈΡ ΡΠ΅ΡΠ΅Π· ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎ. FPGA ΠΏΠΎΠ·Π²ΠΎΠ»ΡΡΡ Π²Π°ΠΌ ΠΏΠ΅ΡΠ΅Π΄ΡΠΌΠ°ΡΡ, Π΅ΡΠ»ΠΈ ΠΈΠ·ΠΌΠ΅Π½ΡΡΡΡ ΡΡΠ»ΠΎΠ²ΠΈΡ ΡΠ°Π±ΠΎΡΡ.
Π ΠΏΡΠΎΡΠ»ΠΎΠΌ ΡΡΠΎ ΠΏΡΠ΅ΠΈΠΌΡΡΠ΅ΡΡΠ²ΠΎ ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠ»ΠΎΡΡ Π΄ΠΎΡΠΎΠ³ΠΎ, ΠΊΠΎΠ³Π΄Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΠΎΠ²Π°Π½ΠΈΠ΅ ΠΏΠΎΠ΄ FPGA Π±ΡΠ»ΠΎ ΠΏΡΠ΅Π΄Π½Π°Π·Π½Π°ΡΠ΅Π½ΠΎ Π½Π΅ Π΄Π»Ρ ΡΠ»Π°Π±ΡΡ Π΄ΡΡ ΠΎΠΌ. Π’ΡΠ΅Π±ΡΠ΅ΡΡΡ ΠΎΡΠΊΡΡΡΡ ΠΊΠΎΠΌΠΏΠΈΠ»ΡΡΠΎΡΡ Π΄Π»Ρ FPGA, ΡΡΠΎΠ±Ρ ΠΎΠ½ΠΈ Π»ΡΡΡΠ΅ ΠΈΠ½ΡΠ΅Π³ΡΠΈΡΠΎΠ²Π°Π»ΠΈΡΡ Ρ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠ°ΠΌΠΈ, ΠΈΡΠΏΠΎΠ»ΡΠ·ΡΠ΅ΠΌΡΠΌΠΈ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΡΠ°ΠΌΠΈ Π΄Π»Ρ ΡΠΎΠ·Π΄Π°Π½ΠΈΡ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠΉ Ρ ΠΏΠ°ΡΠ°Π»Π»Π΅Π»ΡΠ½ΡΠΌΠΈ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡΠΌΠΈ Π΄Π»Ρ CPU Π½Π° ΡΠ·ΡΠΊΠ°Ρ C, C++ ΠΈΠ»ΠΈ Python, ΠΈ ΠΎΡΠ΄Π°ΡΡ ΡΠ°ΡΡΡ ΡΠ°Π±ΠΎΡΡ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠ°ΠΌ, ΡΡΠΊΠΎΡΡΡΡΠΈΠΌ ΠΏΡΠΎΡΠ΅Π΄ΡΡΡ Π½Π° FPGA. ΠΡΠΈΠΌ ΠΈ Π·Π°Π½ΠΈΠΌΠ°Π΅ΡΡΡ ΡΡΠ΅ΠΊ Π΄Π»Ρ ΠΌΠ°ΡΠΈΠ½Π½ΠΎΠ³ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΡ Vitis, Π½Π°Ρ ΠΎΠ΄ΡΡΠΈΠΉΡΡ Π² ΠΎΡΠ½ΠΎΠ²Π΅ ΡΠ°ΠΊΠΈΡ ΠΏΠ»Π°ΡΡΠΎΡΠΌ Π΄Π»Ρ ΠΠ, ΠΊΠ°ΠΊ Caffe ΠΈ TensorFlow, ΠΈ ΠΈΠΌΠ΅ΡΡΠΈΠΉ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ Π΄Π»Ρ Π·Π°ΠΏΡΡΠΊΠ° ΠΎΠ±ΡΡΠ½ΡΡ ΠΠ-ΠΌΠΎΠ΄Π΅Π»Π΅ΠΉ ΠΈΠ»ΠΈ Π΄ΠΎΠ±Π°Π²Π»Π΅Π½ΠΈΡ Π²ΠΎΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠ΅ΠΉ FPGA ΠΊ ΡΠ°ΠΊΠΈΠΌ Π·Π°Π΄Π°ΡΠ°ΠΌ, ΠΊΠ°ΠΊ ΠΏΠ΅ΡΠ΅ΠΊΠΎΠ΄ΠΈΡΠΎΠ²Π°Π½ΠΈΠ΅ Π²ΠΈΠ΄Π΅ΠΎ, ΡΠ°ΡΠΏΠΎΠ·Π½Π°Π²Π°Π½ΠΈΠ΅ ΠΎΠ±ΡΠ΅ΠΊΡΠΎΠ² Π½Π° Π²ΠΈΠ΄Π΅ΠΎ, Π°Π½Π°Π»ΠΈΠ· Π΄Π°Π½Π½ΡΡ , ΡΠΏΡΠ°Π²Π»Π΅Π½ΠΈΠ΅ ΡΠΈΠ½Π°Π½ΡΠΎΠ²ΡΠΌΠΈ ΡΠΈΡΠΊΠ°ΠΌΠΈ ΠΈ Π»ΡΠ±ΡΠΌΠΈ ΡΡΠΎΡΠΎΠ½Π½ΠΈΠΌΠΈ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠ°ΠΌΠΈ.
ΠΡΠ° ΠΊΠΎΠ½ΡΠ΅ΠΏΡΠΈΡ Π½Π΅ ΡΠΈΠ»ΡΠ½ΠΎ ΠΎΡΠ»ΠΈΡΠ°Π΅ΡΡΡ ΠΎΡ ΠΏΡΠΎΠ΅ΠΊΡΠ° CUDA ΠΎΡ Nvidia, Π·Π°ΠΏΡΡΠ΅Π½Π½ΠΎΠ³ΠΎ Π΄Π΅ΡΡΡΡ Π»Π΅Ρ Π½Π°Π·Π°Π΄, ΠΈ ΠΏΠ΅ΡΠ΅ΠΊΠ»Π°Π΄ΡΠ²Π°ΡΡΠ΅Π³ΠΎ ΠΏΠ°ΡΠ°Π»Π»Π΅Π»ΡΠ½ΡΠ΅ Π²ΡΡΠΈΡΠ»Π΅Π½ΠΈΡ Π½Π° GPU-ΡΡΠΊΠΎΡΠΈΡΠ΅Π»ΠΈ, ΠΈΠ»ΠΈ ΠΎΡ Π½Π°Π±ΠΎΡΠ° ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΎΠ² ROCm ΠΎΡ AMD, ΠΈΠ»ΠΈ ΠΎΡ ΠΎΠ±Π΅ΡΠ°Π½ΠΈΠΉ ΠΏΡΠΎΠ΅ΠΊΡΠ° Intel, OneAPI, ΠΊΠΎΡΠΎΡΡΠΉ Π΄ΠΎΠ»ΠΆΠ΅Π½ ΡΠ°Π±ΠΎΡΠ°ΡΡ Π½Π° ΡΠ°Π·Π½ΡΡ CPU, GPU ΠΈ FPGA.
ΠΠΎΠΏΡΠΎΡ Π»ΠΈΡΡ Π² ΡΠΎΠΌ, ΠΊΠ°ΠΊ Π²ΡΠ΅ ΡΡΠΈ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΡ Π±ΡΠ΄ΡΡ ΡΠ²ΡΠ·Π°Π½Ρ Π²ΠΌΠ΅ΡΡΠ΅, ΡΡΠΎΠ±Ρ Π»ΡΠ±ΠΎΠΉ ΡΠ΅Π»ΠΎΠ²Π΅ΠΊ ΡΠΌΠΎΠ³ Π·Π°ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΌΠΈΡΠΎΠ²Π°ΡΡ Π½Π°Π±ΠΎΡ Π²ΡΡΠΈΡΠ»ΠΈΡΠ΅Π»ΡΠ½ΡΡ ΠΌΠΎΡΠ½ΠΎΡΡΠ΅ΠΉ ΠΏΠΎ ΡΠ²ΠΎΠ΅ΠΌΡ ΡΡΠΌΠΎΡΡΠ΅Π½ΠΈΡ. ΠΡΠΎ Π²Π°ΠΆΠ½ΠΎ ΠΏΠΎΡΠΎΠΌΡ, ΡΡΠΎ FPGA ΡΡΠ°Π»ΠΈ ΡΠ»ΠΎΠΆΠ½Π΅Π΅, Π³ΠΎΡΠ°Π·Π΄ΠΎ ΡΠ»ΠΎΠΆΠ½Π΅Π΅ Π»ΡΠ±ΠΎΠ³ΠΎ ΠΈΠ· ΠΈΠΌΠ΅ΡΡΠΈΡ ΡΡ CPU. ΠΡ ΠΈΠ·Π³ΠΎΡΠ°Π²Π»ΠΈΠ²Π°ΡΡ Ρ Π½Π°ΠΈΠ±ΠΎΠ»Π΅Π΅ ΠΏΠ΅ΡΠ΅Π΄ΠΎΠ²ΡΠΌΠΈ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΠΌΠΈ ΠΏΡΠΎΡΠ΅ΡΡΠ°ΠΌΠΈ ΠΈ ΠΏΡΠΈ ΠΏΠΎΠΌΠΎΡΠΈ Π½Π°ΠΈΠ±ΠΎΠ»Π΅Π΅ ΡΠΎΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΡΡ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΉ ΡΠΏΠ°ΠΊΠΎΠ²ΠΊΠΈ ΡΠΈΠΏΠΎΠ². Π ΠΎΠ½ΠΈ Π½Π°ΠΉΠ΄ΡΡ ΡΠ²ΠΎΡ Π½ΠΈΡΡ, ΠΏΠΎΡΠΊΠΎΠ»ΡΠΊΡ ΠΌΡ ΡΠΆΠ΅ Π±ΠΎΠ»ΡΡΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅ΠΌ Π·ΡΡ ΡΡΠ°ΡΠΈΡΡ Π²ΡΠ΅ΠΌΡ, Π΄Π΅Π½ΡΠ³ΠΈ, ΡΠ½Π΅ΡΠ³ΠΈΡ ΠΈ ΠΈΠ½ΡΠ΅Π»Π»Π΅ΠΊΡ β Π²ΡΡ ΡΡΠΎ ΡΠ»ΠΈΡΠΊΠΎΠΌ Π΄ΠΎΡΠΎΠ³ΠΈΠ΅ ΡΠ΅ΡΡΡΡΡ.
Β«FPGA ΠΏΡΠ΅Π΄Π»Π°Π³Π°Π΅Ρ ΡΠ΅Ρ
Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΈΠ΅ ΠΏΡΠ΅ΠΈΠΌΡΡΠ΅ΡΡΠ²Π°, β Π³ΠΎΠ²ΠΎΡΠΈΡ ΠΠΎΠ»ΡΠ΅Π½Ρ. β Π ΡΡΠΎ Π½Π΅ ΠΏΡΠΎΡΡΠΎ ΠΎΠ±ΡΡΠ½Π°Ρ ΡΠ΅ΠΊΠ»Π°ΠΌΠ° Π½Π°ΡΡΡΡ Π°Π΄Π°ΠΏΡΠΈΡΡΠ΅ΠΌΠΎΡΡΠΈ ΠΈ ΠΏΠ΅ΡΠ΅Π½Π°ΡΡΡΠ°ΠΈΠ²Π°Π΅ΠΌΠΎΡΡΠΈ. ΠΠΎ Π²ΡΠ΅Ρ
Π²Π°ΠΆΠ½ΡΡ
ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡΡ
β ΠΌΠ°ΡΠΈΠ½Π½ΠΎΠ΅ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, Π°Π½Π°Π»ΠΈΠ· Π³ΡΠ°ΡΠΎΠ², Π²ΡΡΠΎΠΊΠΎΡΠΊΠΎΡΠΎΡΡΠ½Π°Ρ ΡΠΎΡΠ³ΠΎΠ²Π»Ρ, ΠΈ Ρ.ΠΏ. β Ρ Π½ΠΈΡ
Π΅ΡΡΡ Π²ΠΎΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΡ Π°Π΄Π°ΠΏΡΠΈΡΠΎΠ²Π°ΡΡ ΠΊ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΠΎΠΉ Π·Π°Π΄Π°ΡΠ΅ Π½Π΅ ΡΠΎΠ»ΡΠΊΠΎ ΠΏΡΡΡ ΡΠ°ΡΠΏΡΠΎΡΡΡΠ°Π½Π΅Π½ΠΈΡ Π΄Π°Π½Π½ΡΡ
, Π½ΠΎ ΠΈ Π°ΡΡ
ΠΈΡΠ΅ΠΊΡΡΡΡ ΠΏΠ°ΠΌΡΡΠΈ β ΡΠΎ, ΠΊΠ°ΠΊ Π΄Π°Π½Π½ΡΠ΅ ΠΏΠ΅ΡΠ΅ΠΌΠ΅ΡΠ°ΡΡΡΡ Π² ΡΠ°ΠΌΠΊΠ°Ρ
ΡΠΈΠΏΠ°. Π Π΅ΡΡ Π² FPGA Π²ΡΡΡΠΎΠ΅Π½ΠΎ Π³ΠΎΡΠ°Π·Π΄ΠΎ Π±ΠΎΠ»ΡΡΠ΅ ΠΏΠ°ΠΌΡΡΠΈ, ΡΠ΅ΠΌ Π² Π΄ΡΡΠ³ΠΈΠ΅ ΡΡΡΡΠΎΠΉΡΡΠ²Π°. Π’Π°ΠΊΠΆΠ΅ ΡΠ»Π΅Π΄ΡΠ΅Ρ ΡΡΠ΅ΡΡΡ, ΡΡΠΎ Π΅ΡΠ»ΠΈ Π·Π°Π΄Π°ΡΠ° Π½Π΅ Π²ΠΌΠ΅ΡΠ°Π΅ΡΡΡ Π² ΠΎΠ΄ΠΈΠ½ FPGA, ΠΌΠΎΠΆΠ½ΠΎ ΠΌΠ°ΡΡΡΠ°Π±ΠΈΡΠΎΠ²Π°ΡΡ Π΅Ρ Π½Π° Π½Π΅ΡΠΊΠΎΠ»ΡΠΊΠΎ ΡΠΈΠΏΠΎΠ², Π½Π΅ ΡΡΠ°Π»ΠΊΠΈΠ²Π°ΡΡΡ Ρ ΡΠ΅ΠΌΠΈ Π½Π΅Π΄ΠΎΡΡΠ°ΡΠΊΠ°ΠΌΠΈ, ΠΊΠΎΡΠΎΡΡΠ΅ ΠΆΠ΄ΡΡ Π²Π°Ρ ΠΏΡΠΈ ΠΌΠ°ΡΡΡΠ°Π±ΠΈΡΠΎΠ²Π°Π½ΠΈΠΈ Π·Π°Π΄Π°Ρ Π½Π° Π½Π΅ΡΠΊΠΎΠ»ΡΠΊΠΎ CPU ΠΈΠ»ΠΈ GPUΒ».
ΠΡΡΠΎΡΠ½ΠΈΠΊ: habr.com