In die argitektuur van x86-platforms het twee tendense na vore gekom wat mekaar aanvul. Volgens een weergawe moet ons beweeg na die integrasie van rekenaar- en beheerhulpbronne in een skyfie. Die tweede benadering bevorder verspreiding van verantwoordelikhede: die verwerker is toegerus met 'n hoëprestasiebus wat 'n perifere skaalbare ekosisteem vorm. Dit vorm die basis van die Intel C620-stelsellogika-topologie vir hoëvlakplatforms.
Die fundamentele verskil van die vorige Intel C610-skyfiestel is die uitbreiding van die kommunikasiekanaal tussen die verwerker en die randapparatuur wat in die PCH-skyfie ingesluit is deur die gebruik van PCIe-skakels saam met die tradisionele DMI-bus.
Kom ons kyk van naderby na die innovasies van die Intel Lewisburg-suidbrug: watter evolusionêre en revolusionêre benaderings het sy magte in kommunikasie met verwerkers uitgebrei?
Evolusionêre veranderinge in SVE-PCH kommunikasie
As deel van die evolusionêre benadering het die hoofkommunikasiekanaal tussen die SVE en die suidbrug, wat die DMI (Direct Media Interface)-bus is, ondersteuning ontvang vir die PCIe x4 Gen3-modus met 'n werkverrigting van 8.0 GT/S. Voorheen, in die Intel C610 PCH, is kommunikasie tussen die verwerker en stelsellogika uitgevoer in PCIe x4 Gen 2-modus teen 5.0 GT/S-bandwydte.
Vergelyking van stelsellogika-funksionaliteit van Intel C610 en C620
Let daarop dat hierdie substelsel baie meer konserwatief is as die ingeboude PCIe-poorte van die verwerker, wat gewoonlik gebruik word om GPU's en NVMe-aandrywers te koppel, waar PCIe 3.0 al lank gebruik word en die oorgang na PCI Express Gen4 beplan word.
Revolusionêre veranderinge in SVE-PCH kommunikasie
Revolusionêre veranderinge sluit in die toevoeging van nuwe PCIe CPU-PCH kommunikasiekanale, genaamd Addisionele Uplinks. Fisies is dit twee PCI Express-poorte wat in PCIe x8 Gen3- en PCIe x16 Gen3-modus werk, albei 8.0 GT/S.
Vir interaksie tussen die SVE en Intel C620 PCH, word 3 busse gebruik: DMI en twee PCI Express-poorte
Waarom was dit nodig om die bestaande kommunikasietopologie met die Intel C620 te hersien? Eerstens kan tot 4x 10GbE netwerkbeheerders met RDMA-funksionaliteit in die PCH geïntegreer word. Tweedens is die nuwe en vinniger generasie Intel QuickAssist Technology (QAT)-koverwerkers, wat hardeware-ondersteuning vir kompressie en enkripsie bied, verantwoordelik vir die enkripteer van netwerkverkeer en uitruilings met die bergingsubstelsel. En laastens, die "enjin van innovasie" - , wat slegs vir OEM's beskikbaar sal wees.
Skaalbaarheid en buigsaamheid
'n Belangrike eienskap is die vermoë om opsioneel nie net die PCH-verbindingstopologie te kies nie, maar ook die prioriteite van die interne hulpbronne van die skyfie in toegang tot hoëspoed-kommunikasiekanale met die sentrale verwerker (verwerkers). Daarbenewens word die PCH-verbinding in die spesiale EPO (EndPoint Only Mode) uitgevoer in die status van 'n gewone PCI Express-toestel wat 10 GbE-bronne en Intel QAT bevat. Terselfdertyd is die klassieke DMI-koppelvlak, sowel as 'n aantal Legacy-substelsels, wat in swart in die diagram gewys word, gedeaktiveer.
Interne argitektuur van die Intel C620 PCH-skyfie
In teorie maak dit dit moontlik om meer as een Intel C620 PCH-skyfie in 'n stelsel te gebruik, wat 10 GbE en Intel QAT-funksionaliteit skaal om aan prestasievereistes te voldoen. Terselfdertyd kan Legacy-funksies wat slegs in 'n enkele kopie benodig word, slegs op een van die geïnstalleerde PCH-skyfies geaktiveer word.
Dus, die finale sê in ontwerp sal aan die platformontwikkelaar behoort, wat optree op grond van beide tegnologiese en bemarkingsfaktore in ooreenstemming met die posisionering van elke spesifieke produk.
Bron: will.com