Intel het vanoggend in Seoul, Suid-Korea, die "Geheue- en bergingdag 2019"-geleentheid gehou wat gewy is aan toekomsplanne in die geheue- en vastestofaandrywingmark. Daar het maatskappyverteenwoordigers gepraat oor toekomstige Optane-modelle, vordering in die ontwikkeling van vyf-bis PLC NAND (Penta Level Cell) en ander belowende tegnologieë wat hy beplan om oor die komende jare te bevorder. Intel het ook gepraat oor sy begeerte om nie-vlugtige RAM op lang termyn in rekenaarrekenaars bekend te stel en oor nuwe modelle van bekende SSD's vir hierdie segment.
Die mees onverwagte deel van Intel se aanbieding oor voortdurende ontwikkelings was die storie oor PLC NAND – 'n selfs digter tipe flitsgeheue. Die maatskappy beklemtoon dat die totale hoeveelheid data wat in die wêreld geproduseer is die afgelope twee jaar verdubbel het, sodat dryf wat op vier-bis QLC NAND gebaseer is nie meer 'n goeie oplossing vir hierdie probleem is nie - die bedryf benodig 'n paar opsies met hoër bergingsdigtheid. Die uitset moet Penta-Level Cell (PLC) flitsgeheue wees, waarvan elke sel vyf stukkies data op een slag stoor. Die hiërargie van flitsgeheuetipes sal dus binnekort soos SLC-MLC-TLC-QLC-PLC lyk. Die nuwe PLC NAND sal vyf keer meer data kan stoor in vergelyking met SLC, maar natuurlik met laer werkverrigting en betroubaarheid, aangesien die kontroleerder tussen 32 verskillende ladingtoestande van die sel sal moet onderskei om vyf bisse te skryf en te lees .
Dit is opmerklik dat Intel nie alleen is in sy strewe om nog digter flitsgeheue te maak nie. Toshiba het ook gepraat oor planne om PLC NAND te skep tydens die Flash Memory Summit wat in Augustus gehou is. Intel se tegnologie verskil egter aansienlik: die maatskappy gebruik swewende-hek-geheue-selle, terwyl Toshiba se ontwerpe rondom ladingvanger-gebaseerde selle gebou is. Met toenemende inligtingstoordigtheid blyk 'n drywende hek die beste oplossing te wees, aangesien dit die wedersydse invloed en vloei van ladings in die selle minimaliseer en dit moontlik maak om data met minder foute te lees. Met ander woorde, Intel se ontwerp is beter geskik vir die verhoging van digtheid, wat bevestig word deur toetsresultate van kommersieel beskikbare QLC NAND gemaak met behulp van verskillende tegnologieë. Sulke toetse toon dat data-agteruitgang in QLC-geheue-selle gebaseer op 'n drywende hek twee tot drie keer stadiger plaasvind as in QLC NAND-selle met 'n ladingstrik.
Teen hierdie agtergrond lyk die inligting dat Micron besluit het om sy flitsgeheue-ontwikkeling met Intel te deel, onder meer weens die begeerte om oor te skakel na die gebruik van ladingvangerselle, nogal interessant. Intel bly verbind tot die oorspronklike tegnologie en implementeer dit stelselmatig in alle nuwe oplossings.
Benewens PLC NAND, wat nog in ontwikkeling is, beoog Intel om die bergingsdigtheid van inligting in flitsgeheue te verhoog deur ander, meer bekostigbare tegnologieë te gebruik. Die maatskappy het veral die naderende oorgang na massaproduksie van 96-laag QLC 3D NAND bevestig: dit sal in 'n nuwe verbruikersaandrywing gebruik word .
Dit sal gevolg word deur die bemeestering van die produksie van 144-laag QLC 3D NAND - dit sal volgende jaar produksie-aandrywers tref. Dit is vreemd dat Intel tot dusver enige voorneme ontken het om drievoudige soldering van monolitiese kristalle te gebruik, so terwyl die 96-laag ontwerp die vertikale samestelling van twee 48-laag kristalle behels, sal die 144-laag tegnologie blykbaar op 72-laag gebaseer wees "halffinale produkte".
Saam met die toename in die aantal lae in QLC 3D NAND-kristalle, is Intel-ontwikkelaars nog nie van plan om die kapasiteit van die kristalle self te verhoog nie. Gebaseer op 96- en 144-laag-tegnologieë, sal dieselfde terabit-kristalle vervaardig word as die eerste generasie 64-laag QLC 3D NAND. Dit is te wyte aan die begeerte om SSD's wat daarop gebaseer is met 'n aanvaarbare vlak van werkverrigting te voorsien. Die eerste SSD's wat 144-laag geheue gebruik, sal Arbordale + bedieneraandrywers wees.
Bron: 3dnews.ru