Die Vortex 3.0-projek, wat 'n oopbron-GPGPU ontwikkel gebaseer op die RISC-V-instruksiestel-argitektuur en ontwerp is vir parallelle berekening met behulp van die OpenCL API en die SIMT (Enkelinstruksie, Veelvuldige Drade) uitvoeringsmodel, is nou beskikbaar. Die projek kan ook gebruik word vir 3D-grafika-navorsing en die ontwikkeling van nuwe GPU-argitekture. Die skematiese voorstellings, hardewareblokbeskrywings in Verilog, simulator, drywers en gepaardgaande ontwerpdokumentasie word versprei onder die Apache 2.0-lisensie.
GPGPU is gebaseer op die standaard RISC-V ISA, uitgebrei met bykomende instruksies om GPU-funksies en draadbestuur te ondersteun. Veranderinge aan die RISC-V instruksiestel-argitektuur word tot 'n minimum beperk, en bestaande vektorinstruksies word waar moontlik gebruik. Bykomende instruksies sluit in: "tex" vir die versnelling van tekstuurverwerking; vx_rast vir rasteriseringsbeheer; vx_rop vir fragment-, diepte- en deursigtigheidsverwerking; vx_imadd vir vermenigvuldig-en-tel-bewerkings; vx_wspawn, vx_split, vx_join, vx_tmc, en vx_bar vir die aktivering van groepe drade (golffronte) wat parallel deur die SIMD-enjin uitgevoer word.
Die GPGPU wat ontwikkel word, ondersteun 32- en 64-bis RISC-V RV32IMF- en RV64IMAFD-instruksiestelargitekture en kan opsionele gedeelde geheue, L1-, L2- en L3-kasgeheue, en 'n konfigureerbare aantal kerne, warps en drade insluit. Elke kern kan ook 'n konfigureerbare aantal ALU's, FPU's, LSU's en SFU's insluit. Xilinx- en Altera FPGA's kan vir prototipering gebruik word, en Verilator (Verilog-simulator), RTLSIM (RTL-simulasie) en SimX (sagtewaresimulasie) kan vir skyfie-simulasie gebruik word.
Vir toepassingsontwikkeling word 'n gereedskapskis aangebied, insluitend Vortex-aangepaste weergawes van PoCL (OpenCL-samesteller en looptyd), LLVM/Clang, GCC en Binutils. Die projek ondersteun die OpenCL 1.2-spesifikasie en implementeer ondersteuning vir die SPIR-V intermediêre voorstelling van shaders via vertaling na OpenCL.
Veranderinge in Vortex 3.0 sluit in:
- 'n Hardeware-grafikastapel is bygevoeg, insluitend blokke vir rasterisering, tekstuurkartering en uitvoersamesmelting (OM). 'n Vulkan-drywer, vortexpipe, is vir Mesa ontwikkel gebaseer op die geïmplementeerde grafikastapel en die lavapipe-sagteware-rasteriseerder.
- Die vermoëns van die Tensor Core, wat ontwerp is om die uitvoering van masjienleermodelle te versnel, is uitgebrei, wat ondersteuning vir gestruktureerde sparsity vir die saampersing van gewigmatrikse implementeer.
- Die WGMMA (warpgroepvlak-matriksvermenigvuldiging)-bewerking is geïmplementeer vir matriksvermenigvuldiging in asynchrone modus.
- Het DXA (Data Transfer Acceleration) enjin bygevoeg om data-oordrag van globale na plaaslike geheue te versnel.
- 'n Nuwe argitektuur is geïmplementeer gebaseer op 'n opdragverwerker (KB) en 'n hardewareskeduleerder van rekenaarkerne (KMU - Kernel Management Unit), wat die versending van rekenaardrade na die skyfiekant moontlik maak.
- 'n Nuwe looptydbiblioteek word voorgestel wat in 'n nie-blokkerende modus werk en abstraksies verskaf wat vertaal in asynchronies uitgevoerde hardeware-opdragte. Waglyste, gebeurtenisse, modules en sinchronisasie gebaseer op asynchrone hindernisse met aankoms/wag/gebeurtenis-semantiek word ondersteun.
- Ondersteuning vir RISC-V Verkorte Instruksies (RVC) bygevoeg.
- Hardeware-ondersteuning vir atoombedrywighede (Hardware Atomics) is geïmplementeer.
- Die FPU is heeltemal herontwerp en nuwe vermenigvuldiger- (Wallace-tree, Folded-radix) en opteller- (Kogge-Stone) blokke is bekendgestel.
- Het 'n virtuele geheuestapel bygevoeg gebaseer op die geheuebestuurseenheid (MMU) met ondersteuning vir die 32-bis SV32 virtuele adresseringsargitektuur.
- Ondersteuning vir die RISC-V Zicond-uitbreiding met die implementering van voorwaardelike bewerkings.
- Geïntegreerde klokpoorting.
- Ondersteuning vir die HIP (Heterogeneous Interface for Portability) taal is geïmplementeer deur die chipStar raamwerk, wat HIP na SPIR-V vertaal.
- Volledige integrasie met die GEM5-simulator is voorsien, en ondersteuning vir die SimX-simulator op die TLM (Transaksievlakmodellering) argitektuur is bygevoeg.
- Ondersteuning vir Synopsys en Yosys-gereedskapstelle vir logikasintese vir skyfievervaardiging is bygevoeg, asook ondersteuning vir die gebruik van die ASAP7 (7nm), SAED14 (14nm) en NanGate (15nm) standaardelementbiblioteke.
- Die verwysingsgereedskapsketting is opgedateer na LLVM 20 en POCL 7.0.
Bron: opennet.ru
