Die Rostec State Corporation en die tegnologiemaatskappy Yadro (ICS Holding) beoog om teen 2025 'n nuwe verwerker vir skootrekenaars, rekenaars en bedieners te ontwikkel en te begin vervaardig, gebaseer op die RISC-V-argitektuur. Daar word beplan om werkplekke in Rostec-afdelings en instellings van die Ministerie van Onderwys en Wetenskap, die Ministerie van Onderwys en die Ministerie van Gesondheid van die Russiese Federasie toe te rus met rekenaars gebaseer op die nuwe verwerker. 27,8 miljard roebels sal in die projek belê word (insluitend 9,8 miljard van die federale begroting), wat meer is as die totale beleggings in die produksie van Elbrus- en Baikal-verwerkers. In ooreenstemming met die sakeplan beplan hulle om in 2025 60 duisend stelsels te verkoop gebaseer op nuwe verwerkers en 7 miljard roebels hiervoor te verdien.
Sedert 2019 besit Yadro, 'n bediener- en bergingsmaatskappy, Syntacore, wat een van die oudste ontwikkelaars van gespesialiseerde oop en kommersiële RISC-V IP-kerne (IP Core) is, en ook een van die stigters van die nie-winsgewende organisasie is. RISC-V International, wat toesig hou oor die ontwikkeling van die RISC-V-instruksiestel-argitektuur. Daar is dus meer as genoeg hulpbronne, ervaring en bevoegdheid om 'n nuwe RISC-V-skyfie te skep.
Daar word berig dat die skyfie wat ontwikkel word, 'n 8-kernverwerker sal insluit wat op 2 GHz werk. Vir produksie word beplan om die 12nm-tegniese proses te gebruik (ter vergelyking, in 2023 beplan Intel om 'n skyfie te vervaardig gebaseer op die SiFive P550 RISC-V-kern deur 7 nm-tegnologie te gebruik, en in 2022 in China word verwag om die XiangShan-skyfie te vervaardig , werk ook teen 'n frekwensie van 2 GHz, met behulp van die tegniese proses 14 nm).
Syntacore bied tans vir lisensiëring van die RISC-V SCR7-kern, geskik vir gebruik in verbruikersrekenaars en ondersteun die gebruik van Linux-gebaseerde stelsels. SCR7 implementeer die RISC-V RV64GC instruksiestel-argitektuur en sluit 'n virtuele geheuebeheerder met geheuebladsy-ondersteuning, MMU, L1/L2-kas, drywende punt-eenheid, drie voorregvlakke, AXI4- en ACE-versoenbare koppelvlakke, en SMP-ondersteuning in 8 kerne).
Wat sagteware betref, word RISC-V-ondersteuning suksesvol in Debian GNU/Linux ontwikkel. Boonop het Canonical aan die einde van Junie die vorming van klaargemaakte weergawes van Ubuntu 20.04 LTS en 21.04 vir die RISC-V-borde SiFive HiFive Unmatched en SiFive HiFive Unleashed aangekondig. RISC-V is ook onlangs na die Android-platform oorgedra. Dit is opmerklik dat Yadro sedert 2017 'n Silwer-lid van die Linux-stigting is, en ook 'n lid is van die OpenPOWER Foundation-konsortium, wat die OpenPOWER-instruksiestel-argitektuur (ISA) bevorder.
Onthou dat RISC-V 'n oop en buigsame masjieninstruksiestelsel bied wat dit moontlik maak om mikroverwerkers vir arbitrêre toepassings te bou sonder om tantieme te vereis of voorwaardes op gebruik te stel. Met RISC-V kan u heeltemal oop SoC's en verwerkers skep. Tans, gebaseer op die RISC-V-spesifikasie, word 'n paar dosyn variante van mikroverwerkerkerne, SoC's en reeds vervaardigde skyfies ontwikkel deur verskillende maatskappye en gemeenskappe onder verskeie gratis lisensies (BSD, MIT, Apache 2.0). Bedryfstelsels met hoëgehalte-ondersteuning vir RISC-V sluit in GNU/Linux (teenwoordig sedert die vrystellings van Glibc 2.27, binutils 2.30, gcc 7 en die Linux-kern 4.15) en FreeBSD.
Bron: opennet.ru