እንደምናውቀው, ወደ 3 nm ሂደት ቴክኖሎጂ ሽግግር ወደ አዲስ ትራንዚስተር አርክቴክቸር ይሸጋገራል. በሳምሰንግ ውል፣ ለምሳሌ፣ እነዚህ MBCFET (Multi Bridge Channel FET) ትራንዚስተሮች ይሆናሉ፣ በዚህ ውስጥ ትራንዚስተር ቻናሉ በናኖፔጅ መልክ እርስ በእርስ በላይ የሚገኙ በርካታ ቻናሎችን የሚመስሉ ሲሆን በሁሉም በኩል በበሩ የተከበበ ነው (ለተጨማሪ ዝርዝሮች። , ተመልከት ).
የቤልጂየም ማእከል ኢሜክ ገንቢዎች እንደሚሉት፣ ይህ ተራማጅ፣ ግን ጥሩ ያልሆነ፣ የቁመት የፊንፌት በሮች በመጠቀም ትራንዚስተር መዋቅር ነው። ከ 3 nm ባነሰ ኤለመንት ሚዛኖች ለቴክኖሎጂ ሂደቶች ተስማሚ , እሱም በቤልጂያውያን የቀረበ.
ኢሜክ ከተሰነጠቀ ገጾች ወይም ፎርክ ሉህ ጋር ትራንዚስተር ሠርቷል። እነዚህ እንደ ትራንዚስተር ቻናሎች ተመሳሳይ ቋሚ ናኖፔጅዎች ናቸው፣ ነገር ግን በቋሚ ዳይኤሌክትሪክ የተለዩ። በዲኤሌክትሪክ በኩል በአንደኛው በኩል, n-channel ያለው ትራንዚስተር ይፈጠራል, በሌላኛው ደግሞ ከ p-channel ጋር. እና ሁለቱም በቋሚ የጎድን አጥንት መልክ በጋራ መከለያ የተከበቡ ናቸው.
የተለያዩ ኮንዳክሽን ባላቸው ትራንዚስተሮች መካከል ያለውን በቺፕ ላይ ያለውን ርቀት መቀነስ ለቀጣይ ሂደት ዝቅ ለማድረግ ሌላው ትልቅ ፈተና ነው። የተከፈለ-ገጽ ትራንዚስተር በሞት አካባቢ ላይ 20 በመቶ ቅናሽ እንደሚያደርግ TCAD ማስመሰያዎች አረጋግጠዋል። በአጠቃላይ አዲሱ ትራንዚስተር አርክቴክቸር መደበኛውን የሎጂክ ሕዋስ ቁመት ወደ 4,3 ትራኮች ይቀንሳል። ሕዋሱ ቀላል ይሆናል፣ ይህም የSRAM ማህደረ ትውስታ ሴል ለማምረትም ይሠራል።
ከናኖፔጅ ትራንዚስተር ወደ ተከፋፈለ ናኖፔጅ ትራንዚስተር የሚደረግ ቀላል ሽግግር ፍጆታን በሚጠብቅበት ጊዜ የአፈፃፀም 10% ጭማሪ ወይም አፈፃፀሙን ሳይጨምር የፍጆታ 24% ቅናሽ ይሰጣል። የ 2nm ሂደት ማስመሰያዎች እንደሚያሳዩት አንድ SRAM ሴል የተለያዩ ናኖፔጆችን በመጠቀም ጥምር አካባቢን መቀነስ እና እስከ 30% የሚደርስ የአፈጻጸም ማሻሻያ ከp- እና n-junction እስከ 8 nm.
ምንጭ: 3dnews.ru