የቮርቴክስ 3.0 ፕሮጀክት፣ በRISC-V መመሪያ ስብስብ አርክቴክቸር ላይ የተመሠረተ ክፍት ምንጭ GPGPU የሚያዘጋጅ እና OpenCL API እና SIMT (ነጠላ መመሪያ፣ ብዙ ክሮች) የአፈጻጸም ሞዴልን በመጠቀም ለትይዩ ኮምፒዩተር የተነደፈ ሲሆን አሁን ይገኛል። ፕሮጀክቱ ለ3-ልኬት ግራፊክስ ምርምር እና ለአዳዲስ የጂፒዩ አርክቴክቶች ልማትም ጥቅም ላይ ሊውል ይችላል። ንድፎች፣ በቬሪሎግ ውስጥ ያሉ የሃርድዌር ብሎክ መግለጫዎች፣ ማስመሰያ፣ ነጂዎች እና ተጓዳኝ የዲዛይን ሰነዶች በአፓቼ 2.0 ፈቃድ ስር ይሰራጫሉ።
GPGPU በመደበኛው RISC-V ISA ላይ የተመሰረተ ሲሆን የጂፒዩ ባህሪያትን እና የክር አስተዳደርን ለመደገፍ ተጨማሪ መመሪያዎችን ይዞ ተዘርግቷል። በRISC-V መመሪያ ስብስብ አርክቴክቸር ላይ የሚደረጉ ለውጦች በትንሹ ይቀራሉ፣ እና በተቻለ መጠን ነባር የቬክተር መመሪያዎች ጥቅም ላይ ይውላሉ። ተጨማሪ መመሪያዎች የሚከተሉትን ያካትታሉ፡- የሸካራነት ሂደትን ለማፋጠን "tex"፤ ለራስተርራይዜሽን ቁጥጥር vx_rast፤ ለክፍልፋይ፣ ለጥልቀት እና ለግልጽነት ሂደት vx_rop፤ ለማባዛት እና ለማከል ስራዎች vx_imadd፤ በSIMD Engine በትይዩ የተከናወኑ የክር ቡድኖችን (የሞገድ ግንባሮችን) ለማንቃት vx_wspawn፣ vx_split፣ vx_join፣ vx_tmc እና vx_bar።
እየተገነባ ያለው GPGPU 32 እና 64-ቢት RISC-V RV32IMF እና RV64IMAFD የመመሪያ ስብስብ አርክቴክቸሮችን ይደግፋል እና አማራጭ የተጋራ ማህደረ ትውስታ፣ L1፣ L2 እና L3 መሸጎጫዎችን፣ እንዲሁም ሊዋቀሩ የሚችሉ የኮሮች፣ የዋርፕ እና የክር ብዛትን ሊያካትት ይችላል። እያንዳንዱ ኮር ሊዋቀሩ የሚችሉ የALUዎች፣ FPUዎች፣ LSUዎች እና SFUዎች ብዛትንም ሊያካትት ይችላል። Xilinx እና Altera FPGAዎች ለፕሮቶታይፕ ሊያገለግሉ ይችላሉ፣ እና Verilator (Verilog simulator)፣ RTLSIM (RTL simulation) እና SimX (ሶፍትዌር simulator) ለቺፕ ማስመሰል ሊያገለግሉ ይችላሉ።
ለመተግበሪያ ልማት፣ የVortex-ተስማሚ የPoCL (OpenCL ኮምፓይለር እና የሩጫ ጊዜ)፣ LLVM/Clang፣ GCC እና Binutils ስሪቶችን ጨምሮ የመሳሪያ ኪት ይቀርባል። ፕሮጀክቱ የOpenCL 1.2 ዝርዝር መግለጫን ይደግፋል እና ወደ OpenCL በመተርጎም የSPIR-V መካከለኛ ውክልና ድጋፍን ይተገብራል።
በቮርቴክስ 3.0 ላይ የተደረጉ ለውጦች የሚከተሉትን ያካትታሉ፦
- የሃርድዌር ግራፊክስ ቁልል ተጨምሯል፣ ይህም ለራስተርራይዜሽን፣ ለሸካራነት ካርታ ስራ እና ለውጤት ውህደት (OM) ብሎኮችን ያካትታል። በተተገበረው የግራፊክስ ቁልል እና የላቫፓይፕ ሶፍትዌር ራስተርራይዘር ላይ በመመስረት ለሜሳ የቮልካን ድራይቭ የሆነው ቮርቴክስፓይፕ ተዘጋጅቷል።
- የማሽን መማሪያ ሞዴሎችን አፈፃፀም ለማፋጠን የተነደፈው የቴንሰር ኮር አቅም ተዘርግቷል፣ ይህም የክብደት ማትሪክስን ለመጭመቅ የተዋቀረ የፓርሲቲ ድጋፍን ተግባራዊ አድርጓል።
- የWGMMA (warpgroup-level matrix multiplication) ክዋኔ በአሲኖንትሪክ ሁነታ ለማትሪክስ ማባዛት ተተግብሯል።
- ከዓለም አቀፍ ወደ አካባቢያዊ ማህደረ ትውስታ የውሂብ ዝውውርን ለማፋጠን DXA (የመረጃ ማስተላለፍ ማጣደፊያ) ሞተር ተጨምሯል።
- አዲስ አርክቴክቸር በኮማንድ ፕሮሰሰር (ሲፒ) እና በኮምፒውተር ኮሮች የሃርድዌር መርሐግብር አውጪ (KMU - የከርነል አስተዳደር ዩኒት) ላይ ተመስርቶ ተግባራዊ ሆኗል፣ ይህም የኮምፒውተር ክሮችን ወደ ቺፕ ጎን ለመላክ ያስችላል።
- አዲስ የማገጃ ጊዜ ቤተ-መጽሐፍት በማይታገድ ሁነታ የሚሰራ እና ወደ ያልተመሳሰለ የተፈጸሙ የሃርድዌር ትዕዛዞች የሚተረጎሙ ረቂቅ ነገሮችን የሚያቀርብ ቀርቧል። ከመድረሻ/ዋት/ክስተት ትርጉሞች ጋር ባልተመሳሰለ መሰናክሎች ላይ የተመሰረቱ ወረፋዎች፣ ክስተቶች፣ ሞጁሎች እና ማመሳሰል ይደገፋሉ።
- ለRISC-V አጭር መመሪያዎች (RVC) ድጋፍ ታክሏል።
- ለአቶሚክ ኦፕሬሽንስ የሃርድዌር ድጋፍ (ሃርድዌር አቶሚክ) ተግባራዊ ሆኗል።
- FPU ሙሉ በሙሉ እንደገና የተነደፈ ሲሆን አዲስ ማባዣ (ዋላስ-ትሪ፣ ፎልድ-ራዲክስ) እና አድደር (ኮጅ-ስቶን) ብሎኮችም ተዋውቀዋል።
- ለ32-ቢት SV32 ምናባዊ የአድራሻ አርክቴክቸር ድጋፍ ያለው በማህደረ ትውስታ አስተዳደር ክፍል (MMU) ላይ የተመሠረተ ምናባዊ የማህደረ ትውስታ ቁልል አክሏል።
- የRISC-V Zicond ማራዘሚያ ድጋፍ ከሁኔታዊ ስራዎች አፈፃፀም ጋር።
- የተዋሃደ የሰዓት መጋረጃ።
- የHIP (Heterogeneous Interface for Portability) ቋንቋ ድጋፍ በchipStar ማዕቀፍ በኩል ተግባራዊ ሆኗል፣ ይህም HIPን ወደ SPIR-V ይተረጉመዋል።
- ከGEM5 ማስመሰያ ጋር ሙሉ ውህደት ተሰጥቷል፣ እና በTLM (የግብይት-ደረጃ ሞዴሊንግ) አርክቴክቸር ላይ ለሲምኤክስ ማስመሰያ ድጋፍ ተጨምሯል።
- ለቺፕ ማምረቻ የሎጂክ ውህደት የሲኖፕሲ እና የዮሲስ የመሳሪያ ኪትስ ድጋፍ እንዲሁም የASAP7 (7nm)፣ SAED14 (14nm) እና የናንጌት (15nm) መደበኛ ኤለመንት ቤተ-መጻሕፍትን የመጠቀም ድጋፍ ታክሏል።
- የማጣቀሻ መሳሪያ ሰንሰለቱ ወደ LLVM 20 እና POCL 7.0 ተዘምኗል።
ምንጭ: opennet.ru
