عقدت إنتل هذا الصباح في سيول بكوريا الجنوبية حدث "يوم الذاكرة والتخزين 2019" المخصص للخطط المستقبلية في سوق الذاكرة ومحركات الأقراص ذات الحالة الصلبة. هناك، تحدث ممثلو الشركة عن نماذج Optane المستقبلية، والتقدم المحرز في تطوير PLC NAND (خلية Penta Level Cell) ذات الخمس بتات وغيرها من التقنيات الواعدة التي تخطط للترويج لها خلال السنوات القادمة. وتحدثت إنتل أيضًا عن رغبتها في تقديم ذاكرة الوصول العشوائي غير المتطايرة في أجهزة الكمبيوتر المكتبية على المدى الطويل وعن نماذج جديدة من محركات أقراص الحالة الصلبة (SSD) المألوفة لهذا القطاع.
كان الجزء الأكثر غير المتوقع من عرض إنتل حول التطورات الجارية هو قصة PLC NAND - وهو نوع أكثر كثافة من ذاكرة الفلاش. تؤكد الشركة أنه خلال العامين الماضيين، تضاعف إجمالي كمية البيانات المنتجة في العالم، لذلك لم تعد محركات الأقراص المستندة إلى QLC NAND ذات أربع بتات تمثل حلاً جيدًا لهذه المشكلة - فالصناعة تحتاج إلى بعض الخيارات ذات الأداء العالي كثافة التخزين. يجب أن يكون الإخراج عبارة عن ذاكرة فلاش ذات خلية خماسية المستوى (PLC)، حيث تقوم كل خلية منها بتخزين خمس بتات من البيانات في وقت واحد. وبالتالي، فإن التسلسل الهرمي لأنواع ذاكرة الفلاش سيبدو قريبًا مثل SLC-MLC-TLC-QLC-PLC. سيكون PLC NAND الجديد قادرًا على تخزين بيانات أكثر بخمس مرات مقارنة بـ SLC، ولكن بالطبع مع أداء وموثوقية أقل، حيث سيتعين على وحدة التحكم التمييز بين 32 حالة شحن مختلفة للخلية لكتابة وقراءة خمس بتات. .
ومن الجدير بالذكر أن إنتل ليست وحدها في سعيها لصنع ذاكرة فلاش أكثر كثافة. وتحدثت شركة Toshiba أيضًا عن خططها لإنشاء PLC NAND خلال قمة Flash Memory التي عقدت في أغسطس. ومع ذلك، تختلف تقنية إنتل بشكل كبير: تستخدم الشركة خلايا ذاكرة ذات بوابة عائمة، في حين أن تصميمات توشيبا مبنية على خلايا تعتمد على مصيدة الشحن. مع زيادة كثافة تخزين المعلومات، يبدو أن البوابة العائمة هي الحل الأفضل، لأنها تقلل من التأثير المتبادل وتدفق الشحنات في الخلايا وتجعل من الممكن قراءة البيانات بأخطاء أقل. بمعنى آخر، يعد تصميم Intel أكثر ملاءمة لزيادة الكثافة، وهو ما تؤكده نتائج اختبار QLC NAND المتوفرة تجاريًا والمصنوعة باستخدام تقنيات مختلفة. تُظهر مثل هذه الاختبارات أن تدهور البيانات في خلايا ذاكرة QLC المستندة إلى بوابة عائمة يحدث أبطأ مرتين إلى ثلاث مرات من خلايا QLC NAND التي تحتوي على مصيدة شحن.
في ظل هذه الخلفية، فإن المعلومات التي قررت شركة Micron مشاركة تطوير ذاكرة الفلاش الخاصة بها مع شركة Intel، من بين أمور أخرى، بسبب الرغبة في التحول إلى استخدام خلايا مصيدة الشحن، تبدو مثيرة للاهتمام للغاية. تظل Intel ملتزمة بالتكنولوجيا الأصلية وتطبقها بشكل منهجي في جميع الحلول الجديدة.
بالإضافة إلى PLC NAND، الذي لا يزال قيد التطوير، تعتزم Intel زيادة كثافة تخزين المعلومات في ذاكرة الفلاش باستخدام تقنيات أخرى أقل تكلفة. على وجه الخصوص، أكدت الشركة على الانتقال الوشيك إلى الإنتاج الضخم لـ QLC 96D NAND المكون من 3 طبقة: سيتم استخدامه في حملة استهلاكية جديدة .
وسيتبع ذلك إتقان إنتاج QLC 144D NAND المكون من 3 طبقة - وسيصل إلى محركات الإنتاج في العام المقبل. ومن الغريب أن إنتل قد أنكرت حتى الآن أي نية لاستخدام اللحام الثلاثي للبلورات المتجانسة، لذلك في حين أن التصميم المكون من 96 طبقة يتضمن التجميع الرأسي لبلورتين مكونتين من 48 طبقة، فإن تقنية 144 طبقة ستعتمد على ما يبدو على 72 طبقة. "منتجات شبه جاهزة".
إلى جانب الزيادة في عدد الطبقات في بلورات QLC 3D NAND، لا ينوي مطورو Intel بعد زيادة سعة البلورات نفسها. واستنادًا إلى تقنيات 96 و144 طبقة، سيتم إنتاج نفس بلورات تيرابت مثل الجيل الأول من QLC 64D NAND المكون من 3 طبقة. ويرجع ذلك إلى الرغبة في تزويد محركات أقراص SSD المبنية عليها بمستوى مقبول من الأداء. ستكون محركات أقراص SSD الأولى التي تستخدم ذاكرة ذات 144 طبقة هي محركات أقراص الخادم Arbordale+.
المصدر: 3dnews.ru