تتحدث Intel كثيرًا عن التخطيط المكاني لمعالجات Foveros ، وقد تم اختبارها على الهواتف المحمولة من Lakefield ، وبحلول نهاية عام 2021 ، يتم استخدامها عند إنشاء وحدات معالجة رسومات منفصلة بحجم 7 نانومتر. في اجتماع بين ممثلي ومحللي AMD ، أصبح من الواضح أن مثل هذه الأفكار ليست غريبة أيضًا على هذه الشركة.
في حدث FAD 2020 الأخير ، تمكن مارك بابيرماستر CTO من AMD من التحدث بإيجاز عن المسار المستقبلي للتطور التطوري لحلول التخطيط. في عام 2015 ، استخدمت وحدات معالجة الرسومات Vega ما يسمى بالتخطيط 2,5 الأبعاد ، عندما تم وضع رقائق الذاكرة من نوع HBM على نفس الركيزة مثل قالب GPU. قدمت AMD التصميم متعدد الشرائح المستوي في عام 2017 ، وبعد عامين اعتاد الجميع على حقيقة أنه لا يوجد خطأ مطبعي في كلمة "chiplet".
في المستقبل ، كما توضح شريحة العرض التقديمي ، ستتحول AMD إلى تخطيط مختلط يجمع بين عناصر 2,5D و 3D. يعطي الرسم التوضيحي فكرة سيئة عن ميزات هذا التصميم ، ولكن في المنتصف يمكنك رؤية أربع بلورات تقع في نفس المستوى ، وتحيط بها أربع مجموعات من الذاكرة HBM من الجيل المقابل. على ما يبدو ، فإن ترتيب الركيزة المشتركة سيصبح أكثر تعقيدًا في هذه الحالة. تتوقع AMD أن يؤدي الانتقال إلى هذا التخطيط إلى زيادة كثافة واجهات ملف التعريف بمقدار عشرة أضعاف. من المعقول أن نفترض أن وحدات معالجة الرسومات لتطبيقات الخادم ستكون من بين أول من يتبنى هذا التخطيط.
المصدر: 3dnews.ru