TSMC: الانتقال من 7 نانومتر إلى 5 نانومتر يزيد من كثافة الترانزستور بنسبة 80%

TSMC هذا الأسبوع أعلن بالفعل إتقان مرحلة جديدة من تقنيات الطباعة الحجرية، المعينة N6. وذكر البيان الصحفي أن هذه المرحلة من الطباعة الحجرية ستصل إلى مرحلة إنتاج المخاطر بحلول الربع الأول من عام 2020، ولكن فقط نص مؤتمر تقارير TSMC الفصلي هو الذي جعل من الممكن معرفة تفاصيل جديدة حول توقيت تطوير ما يسمى بتقنية 6 نانومتر.

تجدر الإشارة إلى أن TSMC تقوم بالفعل بإنتاج مجموعة واسعة من منتجات 7 نانومتر بكميات كبيرة – في الربع الأخير شكلت 22٪ من إيرادات الشركة. وفقًا لتوقعات إدارة TSMC، ستمثل العمليات التكنولوجية N7 وN7+ هذا العام ما لا يقل عن 25% من الإيرادات. يتضمن الجيل الثاني من تقنية المعالجة 7 نانومتر (N7+) زيادة في استخدام الطباعة الحجرية فوق البنفسجية فائقة الصلابة (EUV). في الوقت نفسه، كما يؤكد ممثلو TSMC، فإن الخبرة المكتسبة أثناء تنفيذ العملية الفنية N7+ هي التي سمحت للشركة بتزويد العملاء بالعملية الفنية N6، والتي تتبع تمامًا النظام البيئي لتصميم N7. يتيح ذلك للمطورين التبديل من N7 أو N7+ إلى N6 في أقصر وقت ممكن وبأقل تكاليف مادية. حتى أن الرئيس التنفيذي CC Wei أعرب عن ثقته في المؤتمر الربع سنوي بأن جميع عملاء TSMC الذين يستخدمون عملية 7 نانومتر سيتحولون إلى تقنية 6 نانومتر. وفي وقت سابق، وفي سياق مماثل، أشار إلى استعداد "جميع" مستخدمي تقنية المعالجة 7 نانومتر من TSMC للانتقال إلى تقنية المعالجة 5 نانومتر.

TSMC: الانتقال من 7 نانومتر إلى 5 نانومتر يزيد من كثافة الترانزستور بنسبة 80%

سيكون من المناسب شرح المزايا التي توفرها تقنية المعالجة 5 نانومتر (N5) التي تقدمها TSMC. وكما اعترف شي شي وي، من حيث دورة الحياة، ستكون N5 واحدة من أكثر الدورات "طويلة الأمد" في تاريخ الشركة. وفي الوقت نفسه، من وجهة نظر المطور، ستختلف بشكل كبير عن تقنية المعالجة 6 نانومتر، لذا فإن الانتقال إلى معايير التصميم 5 نانومتر سيتطلب جهدًا كبيرًا. على سبيل المثال، إذا كانت تقنية معالجة 6 نانومتر توفر زيادة بنسبة 7% في كثافة الترانزستور مقارنة بـ 18 نانومتر، فإن الفرق بين 7 نانومتر و5 نانومتر سيصل إلى 80%. ومن ناحية أخرى فإن زيادة سرعة الترانزستور لن تتجاوز 15%، وبذلك يتم تأكيد فرضية إبطاء عمل “قانون مور” في هذه الحالة.

TSMC: الانتقال من 7 نانومتر إلى 5 نانومتر يزيد من كثافة الترانزستور بنسبة 80%

كل هذا لا يمنع رئيس TSMC من الادعاء بأن تكنولوجيا المعالجة N5 ستكون "الأكثر تنافسية في الصناعة". وبمساعدتها، لا تتوقع الشركة زيادة حصتها في السوق في القطاعات الحالية فحسب، بل تتوقع أيضًا جذب عملاء جدد. في سياق إتقان تقنية المعالجة 5 نانومتر، يتم وضع آمال خاصة على قطاع حلول الحوسبة عالية الأداء (HPC). وهي تمثل الآن ما لا يزيد عن 29% من إيرادات TSMC، ويأتي 47% من الإيرادات من مكونات الهواتف الذكية. بمرور الوقت، سيتعين زيادة حصة قطاع HPC، على الرغم من أن مطوري معالجات الهواتف الذكية سيكونون على استعداد لإتقان معايير الطباعة الحجرية الجديدة. وتعتقد الشركة أن تطوير شبكات الجيل الخامس سيكون أيضًا أحد أسباب نمو الإيرادات في السنوات المقبلة.


TSMC: الانتقال من 7 نانومتر إلى 5 نانومتر يزيد من كثافة الترانزستور بنسبة 80%

أخيرًا، أكد الرئيس التنفيذي لشركة TSMC بدء الإنتاج التسلسلي باستخدام تقنية المعالجة N7+ باستخدام الطباعة الحجرية EUV. إن مستوى إنتاجية المنتجات المناسبة التي تستخدم تقنية المعالجة هذه يمكن مقارنته بالجيل الأول من تقنية 7 نانومتر. إن إدخال EUV، وفقًا لـ Xi Xi Wei، لا يمكن أن يوفر عوائد اقتصادية فورية - في حين أن التكاليف مرتفعة جدًا، ولكن بمجرد أن "يكتسب الإنتاج زخمًا"، ستبدأ تكاليف الإنتاج في الانخفاض بوتيرة نموذجية في السنوات الأخيرة.



المصدر: 3dnews.ru

إضافة تعليق