Vortex 2.2 layihəsinin buraxılışı dərc olunub, bu açıq GPGPU, RISC-V komanda dəstinin arxitekturasına əsaslanaraq paralel hesablamaların həyata keçirilməsi üçün OpenCL API və SIMT (Tək İstifadə, Çox İp) icra modelini istifadə etməyə imkan verir. Layihə 3D qrafika sahəsində tədqiqatlar aparmaq və yeni GPU arxitekturalarını inkişaf etdirmək üçün də istifadə oluna bilər. Verilog dilindəki texnologiyalı sxemlər, aparat bloklarının təsvirləri, simulator, sürücülər və digər layihə sənədləri Apache 2.0 lisenziyası altında yayılır.
GPGPU-nun əsasını standart RISC-V ISA təşkil edir və GPU funksiyalarının dəstəklənməsi və axınların idarə edilməsi üçün lazım olan bir sıra əlavə təlimatlarla genişləndirilmişdir. RISC-V komanda dəstinin arxitekturasındakı dəyişikliklər minimuma endirilmişdir və mövcud vektor təlimatlarından maksimum dərəcədə istifadə etmək məqsədinə yönəlmişdir. Əlavə təlimatlar arasında şunları qeyd etmək olar: tekstlərin işlənməsini sürətləndirmək üçün 'tex', rasterizasiyanı idarə etmək üçün vx_rast, parçaları, dərinliyi və şəffaflığı işləmək üçün vx_rop, 'multiplic və toplama' əməliyyatını həyata keçirmək üçün vx_imadd, vx_wspawn, vx_tmc və vx_bar, təlimatların və onların içindəki axınların (wavefront, SIMD Engine paralel icra olunan ip dəstləri) aktivləşdirilməsi üçün.
İnkişaf etdirilən GPGPU 32 və 64 bitlik RISC-V RV32IMF və RV64IMAFD komanda dəstlərini dəstəkləyir və seçim olaraq paylaşılmış yaddaş, L1, L2 və L3 səviyyəli keşlər, eləcə də konfiqurasiya edilə bilən nüvələrin, tapşırıqların bloklarının (warps) və iplərin sayı ilə uyğunlaşdırıla bilər. Hər bir nüvə üçün konfiqurasiya edilə bilən ALU, FPU, LSU və SFU sayı daxil etmək imkanı var. Prototiplər üçün Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 və Xilinx Versal VCK5000 FPGA-ları istifadə oluna bilər. Çipin işini simulyasiya etmək üçün Verilator (Verilog simulatoru), RTLSIM (RTL simulyasiyası) və SimX (proqram simulyasiyası) tətbiq edilə bilər.
Tətbiq inkişafı üçün Vortex ilə işləmək üçün uyğunlaşdırılmış PoCL (OpenCL üçün kompilyator və runtime), LLVM/Clang, GCC və Binutils daxil edən alətlər dəsti təqdim olunur. Layihə OpenCL 1.2 spesifikasiyasını dəstəkləyir və OpenCL-ə transmisiya vasitəsilə SPIR-V şaderlərinin aralıq təsvirini dəstəkləyir. Vortex texnologiyaları üçün açıq GPU Skybox inkişaf etdirilir, bu da Vulkan qrafik API-nı dəstəkləyir. FPGA Altera Stratix 10 əsasında yaradılan Skybox prototipi 32 nüvə (512 ip) ilə və 230 MHz tezliyində iken, saniyədə 3.7 gigapikseldə nəticə əldə etməyə imkan verdi (saniyədə 29.4 gigatransaksiya).
Vortex 2.2 versiyasında baş verən dəyişikliklər:
- 3D tapşırıqlarının seqmentləşdirilmiş icrasını dəstəkləyən nüvələri işə salmaq üçün vx_spawn_taskgroups API əlavə edildi.
- Şaxələnmədən tavalar arasında əməliyyatların şərti icrasını təmin edən RISC-V komanda dəstinin ZICOND genişləndirmə dəstəyi əlavə edildi.
- OpenCL tərtibatçısı, icra planlamasını ayrı ipliklər (thread-level, hər iplik öz işini digər ipliklərdən müstəqil olaraq yerinə yetirir) səviyyəsində, əvvəlki iş qrupları (warp-level) yerinə yetirir.
- OpenCL-də JIT tərtibatı və 64-bit nüvələrinin dəstəyi əlavə edilib.
- Vortex runtime-ın dinamik yüklənməsi dəstəklənmişdir.
- Xilinx FPGA-nın konfiqurasiyası ilə bağlı yeni sənəd təklif edilib.
- Yosys alət dəsti ilə məntiq sintezi testinin həyata keçirilməsi təmin edilib.
- Hierarxik flush əməliyyatlarında və write-back rejimində keşi dəstəkləmək mümkün olub.
- Scoreboard-təsdiqi və reyestr ötürmələri səviyyəsində (RTL, Register Transfer Level) operandlarla işləmə sürətinin optimallaşdırılması həyata keçirilib.
- DRAM yaddaş simulyatoru Ramulator 2.0 dəstəyi əlavə edilib.
- Verilator 5.0 (SystemVerilog simulyatoru) və LLVM 18.0 yeni versiyalarına keçid edilib, habelə CentOS 7.9 bazasında alət dəsti yenilənib.
- Travis CI davamlı inteqrasiya sistemi əvəzinə GitHub CI xidməti istifadə edilib.
Mənbə: opennet.ru
