Google, SkyWater Technology və Efables istehsal şirkətləri ilə əməkdaşlıq edərək, açıq aparat tərtibatçılarına inkişaf etdirdikləri çipləri pulsuz hazırlamağa imkan verən bir təşəbbüs başlatdı. Təşəbbüs açıq texniki vasitələrin inkişafını stimullaşdırmaq, açıq layihələrin hazırlanması xərclərini azaltmaq və istehsal müəssisələri ilə qarşılıqlı əlaqəni sadələşdirmək məqsədi daşıyır. Təşəbbüs sayəsində hər kəs ilkin prototiplərin istehsalının yüksək xərclərindən qorxmadan öz fərdi çiplərini hazırlamağa başlaya bilər. Bütün istehsal, qablaşdırma və göndərmə xərcləri Google tərəfindən ödənilir.
Pulsuz istehsal proqramına daxil olmaq üçün ərizələr iki ayda bir dəfə verilə bilər. Ən yaxın slot iyunun 8-də bağlanacaq və ora daxil olmağı bacaran çiplər avqustun 30-da hazır olacaq və oktyabrın 18-də müəlliflərə göndəriləcək. Təqdim edilmiş müraciətlərdən 40 layihə seçilir (əgər təqdim olunan ərizələrin sayı 40-dan azdırsa, düzgünlük yoxlamasından keçənlərin hamısı istehsalata buraxılacaq). İstehsal nəticələrinə əsasən, tərtibatçı 50 çip və quraşdırılmış çipləri olan 5 lövhə alacaq.
Müraciətlər yalnız açıq lisenziyalar əsasında tam paylanmış, məlumatların açıqlanmaması müqavilələri (NDA) ilə yüklü olmayan və onların məhsullarının istifadə dairəsini məhdudlaşdırmayan layihələrdən qəbul edilir. İstehsal üçün məlumatlar GDSII formatında ötürülməli, təqdim edilmiş test dəstindən keçməli və mənbə dizayn fayllarından təkrar istehsal edilməlidir (yəni, açıq mənbə layihəsi təqdim edin, lakin siz istehsal üçün xüsusi dizayn təqdim edə bilməyəcəksiniz).
Açıq çip inkişafını asanlaşdırmaq üçün aşağıdakı açıq mənbə alətləri mövcuddur:
- SkyWater PDK (Proses Dizayn Dəsti), SkyWater zavodunda istifadə olunan 130nm texniki prosesi (SKY130) təsvir edən və mikrosxemlərin istehsalı üçün lazım olan dizayn fayllarını hazırlamağa imkan verən alətlər dəsti.
- OpenLane, proqram üçün xüsusi çiplərin (ASIC) RTL dövrə dizaynının çip fabriklərində istifadə olunan GDSII formatına avtomatlaşdırılmış çevrilməsi üçün komponentlər toplusudur.
- XLS (Accelerated HW Synthesis) proqram təminatının işlənib hazırlanması üslubunda nəzərdə tutulmuş tələb olunan funksionallığın yüksək səviyyəli təsvirinə uyğun gələn çip aparatı ilə dizayn fayllarının sintezi üçün alətlər dəstidir.
- Avadanlıq təsviri dilləri (Verilog, VHDL, Chisel, nMigen) ilə işləmək üçün açıq alətləri (Yosys, Verilator, OpenROAD) dəstəyi ilə Bazel montaj sistemi üçün qaydalar toplusu.
- OpenROAD açıq mənbəli mikrosxemlərin inkişaf prosesini avtomatlaşdırmaq üçün bir çərçivədir.
- Verible analizator, üslub formatlama sistemi və linter daxil olmaqla Verilog dilində inkişaf üçün alətlər toplusudur.
Mənbə: opennet.ru