Кампутар, які працаваў у ракеце-носьбіце (Launch Vehicle Digital Computer, LVDC), згуляў ключавую ролю ў месяцовай праграме "Апалон", кіруючы ракетай Сатурн 5. Як і большасць кампутараў таго часу, ён захоўваў дадзеныя ў малюсенькіх магнітных стрыжнях. У гэтым артыкуле Cloud4Y распавядае пра модуль памяці LVDC з раскошнай. Стыва Джурветсана.
Гэты модуль памяці быў удасканалены ў сярэдзіне 1960-х гадоў. Для яго стварэння выкарыстоўвалі кампаненты для павярхоўнага мантажу, гібрыдныя модулі і гнуткія злучэнні, што зрабіла яго на парадак менш і лягчэй, чым звычайная памяць ЭВМ таго часу. Зрэшты, модуль памяці дазваляў захоўваць толькі 4096 слоў па 26 біт.
Модуль памяці на магнітных стрыжнях. Гэты модуль захоўвае 4K слоў з 26 біт дадзеных і 2 біт цотнасці. З чатырма модулямі памяці, якія даюць агульную ёмістасць 16 словы, ён важыць 384 кг і мае памеры 2,3 гл × 14 гл × 14 гл.
Палёт на Месяц пачаўся 25 траўня 1961 гады, калі прэзідэнт Кэнэдзі заявіў, што Амерыка высадзіць чалавека на Месяц да канца дзесяцігоддзя. Для гэтага выкарыстоўвалася трохступеністая ракета Сатурн 5, самая магутная ракета з калі-небудзь створаных. Сатурн 5 кіраваўся і кантраляваўся кампутарам (вось аб ім) трэцяй ступені ракеты-носьбіта, пачынаючы ад узлёту на арбіту Зямлі, а затым пры руху да Месяца. (Карабель "Апалон" у гэты момант адлучаўся ад ракеты "Сатурн-5", і задача LVDC была выканана).
LVDC усталяваны ў апорнай раме. Круглыя раздымы бачныя на адным баку кампутара. Выкарыстоўвалася 8 электрычных раздымам і два раздыма для вадкаснага астуджэння
LVDC быў толькі адным з некалькіх кампутараў на борце "Апалона". LVDC падключаўся да сістэмы кантролю за палётам, 45-кілаграмоваму аналагаваму кампутару. Бартавы навігацыйны кампутар "Апалона" (Apollo Guidance Computer, AGC) накіроўваў касмічны карабель да паверхні Месяца. Камандны модуль утрымоўваў адзін AGC, у той час як месяцовы модуль утрымоўваў другі AGC разам з сістэмай навігацыі Abort, запасным аварыйным кампутарам.
На борце Апалона было некалькі кампутараў
Прылады Unit Logic (ULD)
LVDC стваралі з дапамогай цікавай гібрыднай тэхналогіі пад назовам ULD, unit load device. Хоць яны вонкава нагадвалі інтэгральныя схемы, модулі ULD утрымоўвалі некалькі кампанентаў. Яны выкарыстоўвалі простыя крамянёвыя крышталі, у кожным з якіх быў толькі адзін транзістар ці два дыёда. Гэтыя матрыцы разам з друкаванымі таўстаплёнкавымі друкаванымі рэзістарамі былі ўсталяваныя на керамічнай пласціне для рэалізацыі схем накшталт лагічнага вентыля. Гэтыя модулі былі варыянтам модуляў SLT (), распрацаваных для кампутараў IBM папулярнай серыі S/360. IBM пачала распрацоўку модуляў SLT у 1961 году, да таго як інтэгральныя схемы сталі камерцыйна эфектыўнымі, і да 1966 году IBM выпускала больш 100 мільёнаў модуляў SLT у год.
Модулі ULD былі значна менш модуляў SLT, як відаць на фатаграфіі ніжэй, што робіць іх больш прыдатнымі для кампактнага касмічнага кампутара Модулі ULD выкарыстоўвалі керамічныя пляцоўкі-пакрыцці замест металічных штыркоў у SLT, і мелі металічныя кантакты на верхняй паверхні замест пінаў. Заціскі на плаце ўтрымлівалі модуль ULD на месцы і злучаліся з гэтымі кантактамі.
Чаму IBM выкарыстоўвала модулі SLT замест інтэгральных схем? Асноўная прычына заключалася ў тым, што інтэгральныя схемы былі яшчэ ў зачаткавым стане, іх вынайшлі ў 1959 годзе. У 1963 годзе модулі SLT мелі перавагі ў кошце і прадукцыйнасці ў параўнанні з інтэгральнымі схемамі. Тым не менш, модулі SLT часцяком разглядаліся як адсталыя ў параўнанні з інтэгральнымі схемамі. Адным з пераваг модуляў SLT над інтэгральнымі схемамі было тое, што рэзістары ў SLT былі нашмат больш дакладнымі, чым у інтэгральных схемах. Падчас выраба таўстаплёнкавыя рэзістары ў модулях SLT падвяргаліся стараннай пескоструйной апрацоўцы для выдалення рэзістыўнай плёнкі датуль, пакуль яны не атрымлівалі жаданае супраціў. Модулі SLT былі таксама таннейшыя, чым супастаўныя інтэгральныя схемы ў 1960-х гадах.
LVDC і звязанае з ім абсталяванне выкарыстоўвалі больш за 50 розных тыпаў ULD.
Модулі SLT (злева) значна большыя за модулі ULD (справа). Памер ULD складае 7,6 мм × 8 мм
На фота ніжэй паказаны ўнутраныя кампаненты модуля ULD. Злева на керамічнай пласціне бачныя правадыры, злучаныя з чатырма малюсенькімі квадратнымі крэмніевыя крышталямі. Гэта падобна на друкаваны поплатак, але майце на ўвазе, што яна нашмат менш пазногця. Чорныя прастакутнікі справа - гэта таўстаплёнкавыя рэзістары, надрукаваныя на ніжнім баку пласціны.
ULD, выгляд зверху і знізу. Бачныя крамянёвыя крышталі і рэзістары. У той час як модулі SLT мелі рэзістары на верхняй паверхні, модулі ULD мелі рэзістары ўнізе, што павялічвала шчыльнасць, а таксама кошт
На фатаграфіі ніжэй бачны крэмніевыя крышталь з модуля ULD, які рэалізоўваў два дыёда. Памеры незвычайна маленькія, для параўнання побач знаходзяцца крышталікі цукру. Крышталь меў тры знешнія злучэнні праз медныя шарыкі, прыпаяныя да трох колаў. Два ніжніх круга (аноды двух дыёдаў) былі легаваныя (больш цёмныя вобласці), у той час як верхні правы круг быў катодам, злучаным з падставай.
Фатаграфія двухдыёднага крамянёвага крышталя побач з крышталямі цукру
Як працуе памяць на магнітных стрыжнях
Памяць на магнітных стрыжнях была асноўнай формай захоўвання дадзеных на кампутарах з 1950-х гадоў, пакуль у 1970-х гадах яна не была заменена паўправадніковымі запамінальнымі прыладамі. Памяць была створана з малюсенькіх ферытавых кольцаў, званых стрыжнямі. Ферытавыя кольцы расстаўляліся ў прастакутную матрыцу і праз кожнае кольца праходзіла ад двух да чатырох правадоў для счытвання і запісы інфармацыі. Кольцы дазвалялі захоўваць адзін біт інфармацыі. Сардэчнік намагнічваўся з дапамогай імпульсу току праз правады, якія праходзяць праз ферытавае кольца. Кірунак намагнічанасці аднаго стрыжня можна было змяніць, паслаўшы імпульс у процілеглым кірунку.
Для счытвання значэння стрыжня імпульс току перакладаў кольца ў стан 0. Калі раней стрыжань знаходзіўся ў стане 1, якое змяняецца магнітнае поле стварала напругу ў адным з правадоў, пранізлівым стрыжні. Але калі б стрыжань ужо знаходзіўся ў стане 0, магнітнае поле не змянілася б, і ў счытвальным провадзе не паднялася б напруга. Такім чынам, значэнне біта ў стрыжні счытвалася шляхам скіду яго ў нуль і праверкі напругі на счытвальным провадзе. Важнай асаблівасцю памяці на магнітных стрыжнях было тое, што працэс чытання ферытавага кольца разбураў яго значэнне, таму стрыжань трэба было «перапісаць».
Выкарыстоўваць асобны провад для змены намагнічанасці кожнага стрыжня было няёмка, але ў 1950-х гады распрацавалі ферытавую памяць, якая працуе па прынцыпе супадзення токаў. Схема з чатырма правадамі - X, Y, счытванне, забарона - стала агульнапрынятай. Тэхналогія выкарыстоўвала асаблівую ўласцівасць стрыжняў, званага гістарэзісам: невялікі ток не ўплывае на ферытавую памяць, але ток вышэй парогавага значэння намагнічваў бы стрыжань. Пры падачы харчавання з паловай неабходнага току на адну лінію X і адну лінію Y толькі стрыжань, у якім перасечаныя абедзве лініі, атрымліваў дастатковы ток для перамагнічвання, тады як іншыя стрыжні заставаліся некранутымі.
Так выглядала памяць IBM 360 Model 50. LVDC і мадэль 50 выкарыстоўвалі стрыжні аднаго тыпу, вядомыя як 19-32, таму што іх унутраны дыяметр складаў 19 мілаў (0.4826 мм), а іх знешні дыяметр складаў 32 мілы (0,8 мм). На гэтай фатаграфіі відаць, што праз кожны стрыжань праходзіць тры правады, але LVDC выкарыстаў чатыры правады
На фота ніжэй паказана адна прамавугольная матрыца памяці LVDC. 8 Гэтая матрыца мае 128 X-правадоў, якія ідуць вертыкальна, і 64 Y-правадоў, якія ідуць гарызантальна, з стрыжнем на кожным скрыжаванні. Адзіны провад на чытанне праходзіць праз усе жылы раўналежна Y-вобразным правадам. Правад на запіс і провад забароны праходзяць праз усе жылы паралельна X-провадам. Правады перасякаюцца ў сярэдзіне матрыцы; гэта памяншае індукаваны шум, таму што шум ад адной паловы нейтралізуе шум ад іншай паловы.
Адна матрыца ферытавай памяці LVDC, якая змяшчае 8192 біта. Злучэнне з іншымі матрыцамі ажыццяўляецца праз загваздкі па вонкавым боку
У матрыцы вышэй было 8192 элемента, кожны з якіх захоўваў адзін біт. Каб захаваць слова памяці, некалькі базавых матрыц складаліся разам, па адной для кожнага біта ў слове. Правады X і Y праходзілі змейкай па ўсіх асноўных матрыцах. У кожнай матрыцы была асобная лінія для чытання і асобная лінія забароны для запісу. Памяць LVDC выкарыстоўвала стопку з 14 базавых матрыц (ніжэй), якія захоўваюць 13-бітны "склад" разам з бітам цотнасці.
Чарка LVDC складаецца з 14 асноўных матрыц
Запіс у памяць на магнітных стрыжнях патрабавала дадатковых правадоў, так званых ліній забароны. Кожная матрыца мела адну лінію забароны, пранізлівы ўсе стрыжні ў ёй. У працэсе запісу ток праходзіць праз лініі X і Y, перамагнічваючы абраныя кольцы (па адным на плоскасць) у стан 1, захоўваючы ўсе 1 у слове. Каб запісаць 0 у пазіцыі біта, лінія запытвалася палавінным токам, процілеглым лініі Х. У выніку стрыжні заставаліся ў значэнні 0. Такім чынам, лінія забароны не дазваляла стрыжню перавярнуцца на 1. Любое жаданае слова магло быць запісана ў памяць шляхам актывацыі адпаведных ліній забароны.
Модуль памяці LVDC
Як фізічна сканструяваны модуль памяці LVDC? У цэнтры модуля памяці знаходзіцца чарка з 14 матрыц ферамагнітнай памяці, паказаных раней. Ён акружаны некалькімі поплаткамі са схемай для кіравання правадамі X і Y і лініямі забароны, лініі счытвання бітаў, выяўленні памылак і генерацыі неабходных тактавых сігналаў.
Наогул, вялікая частка схем, злучаных з памяццю, знаходзіцца ў кампутарнай логіцы LVDC, а не ў самім модулі памяці. У прыватнасці, логіка кампутара ўтрымоўвае рэгістры для захоўвання адраса і словы дадзеных і пераўтварэнні паміж паслядоўным і раўналежным. Ён таксама змяшчае схему чытання з ліній счытвання бітаў, праверкі памылак і тактаванні.
Модуль памяці з указаннем ключавых кампанентаў. MIB (Multilayer Interconnection Board) – гэта 12-слойная друкаваная плата
Плата драйвера памяці Y
Слова ў памяці на магнітных стрыжнях выбіраецца шляхам праходжання адпаведных ліній X і Y праз асноўны стос поплаткаў. Пачнём з апісання схемы Y-драйвера і таго, як ён генеруе сігнал праз адну з 64 Y-ліній. Замест 64 асобных ланцугоў драйвераў модуль памяншае колькасць схем дзякуючы выкарыстанню 8 "высокіх" драйвераў і 8 "нізкіх" драйвераў. Яны падлучаныя ў "матрычнай" канфігурацыі, таму кожная камбінацыя з высокім і нізкім драйверамі выбірае розныя радкі. Такім чынам, 8 "высокіх" і 8 "нізкіх" драйвераў выбіраюць адну з 64 (8 × 8) Y-ліній.
Плата драйвера Y (пярэдняя частка) кіруе лініямі выбару Y у чарцы поплаткаў
На фота ніжэй можна ўбачыць некаторыя з модуляў ULD (белыя) і пары транзістараў (залацістыя), якія кіруюць лініямі выбару Y. Модуль "EI" - гэта сэрца драйвера: ён падае імпульс пастаяннай напругі (E) або прапускае імпульс пастаяннага току (I) праз лінію выбару. Лінія выбару кіруецца актывацыяй модуля EI у рэжыме напругі на адным канцы лініі і модуля EI у рэжыме току на іншым канцы. Вынікам з'яўляецца імпульс з правільнай напругай і токам, дастатковым для перамагнічвання стрыжня. Патрабуецца вялікі імпульс, каб перавярнуць яго; імпульс напругі фіксуецца на 17 вольт, а ток вагаецца ад 180 ма да 260 ма ў залежнасці ад тэмпературы.
Макрафота платы драйвера Y, якая паказвае шэсць модуляў ULD і шэсць пар транзістараў. Кожны модуль ULD пазначаны нумарам дэталі IBM, тыпам модуля (напрыклад, "EI") і кодам, значэнне якога нявысветлена
Плата таксама забяспечана модулямі сачэння за памылкамі (ED), якія выяўляюць, калі адначасова актывуецца больш за адну лінію выбару Y. Модуль ED выкарыстоўвае простае паўаналагавае рашэнне: ён сумуе ўваходныя напружання, выкарыстоўваючы сетку рэзістараў. Калі выніковая напруга вышэй парога, ключ спрацоўвае.
Пад платай драйвера знаходзіцца дыёдная матрыца, якая змяшчае 256 дыёдаў і 64 рэзістара. Гэтая матрыца пераўтворыць 8 верхніх і 8 ніжніх пар сігналаў ад платы драйвераў у злучэнні з 64 Y-лініямі, якія праходзяць праз асноўны стос поплаткаў. Гнуткія кабелі зверху і знізу поплатка злучаюць поплатак з дыёднай матрыцай. Два гнуткіх кабеля злева (на фота не відаць) і дзве шыны справа (адна відаць) злучаюць дыёдную матрыцу з масівам стрыжняў. Гнуткі кабель, бачны злева, злучае Y-плату з астатняй часткай кампутара праз поплатак уводу-высновы, а невялікі гнуткі кабель у правым ніжнім куце злучаецца з платай тактавага генератара.
Плата драйвера памяці X
Схема для кіравання лініямі X аналагічная схеме Y, за выключэннем таго, што маецца 128 ліній X і 64 ліній Y. Паколькі X-правадоў у два разы больш, у модуля ёсць другі поплатак X-драйвераў, размешчаная пад ёй. Хоць поплаткі X і Y маюць аднолькавыя кампаненты, разводка розная.
Гэты поплатак і аналагічная пад ёй кіруюць X абранымі радкамі ў чарцы поплаткаў з стрыжнямі
На фота ніжэй бачна, што на плаце былі пашкоджаны некаторыя кампаненты. Адзін з транзістараў зрушаны, модуль ULD зламаны напалову, а іншы адламаны. Разводка бачная ў зламанага модуля, тамака жа віднеецца адзін з малюсенькіх крамянёвых крышталяў (справа). На гэтым фота таксама можна разгледзець сляды вертыкальных і гарызантальных праводзяць дарожак на 12-слойнай друкаванай плаце.
Буйны план пашкоджанага ўчастка платы
Пад поплаткамі драйвераў X размешчана матрыца дыёдаў X, утрымоўвальная 288 дыёдаў і 128 рэзістараў. X-дыёдная матрыца выкарыстоўвае тапалогію, выдатную ад Y-дыёднай платы, каб пазбегнуць падваення колькасці кампанентаў. Як і Y-дыёдны поплатак, гэтая плата ўтрымоўвае кампаненты, усталяваныя вертыкальна паміж двума друкаванымі поплаткамі. Гэты метад завецца "кордвуд" і дазваляе шчыльна пакаваць кампаненты.
Макрофото матрыцы дыёда X паказвае вертыкальна ўсталяваныя дыёды па методыцы кордвуд паміж 2 друкаванымі поплаткамі. Дзве платы драйвераў X знаходзяцца над дыёднай платай, аддзеленай ад іх пенапаліурэтанам. Звярніце ўвагу, што друкаваныя платы размешчаны вельмі блізка адна да адной
Узмацняльнікі памяці
На фота ніжэй паказаны поплатак узмацняльніка счытвання. Мае 7 каналаў для чытання 7 біт са стэка памяці; ідэнтычны поплатак ніжэй апрацоўвае яшчэ 7 біт, усяго 14 біт. Задача ўзмацняльніка счытвання складаецца ў выяўленні слабога сігналу (20 мілівольт), генераванага перемагничиваемым стрыжнем, і ператварэнні яго ў 1-бітны вынахад. Кожны канал складаецца з дыферэнцыяльнага ўзмацняльніка і буфера, за якім ідуць дыферэнцыяльны трансфарматар і выходны фіксатар. Злева 28-жыльны гнуткі кабель падлучаецца да стэка памяці, падводзячы два канцы кожнага счытвальнай провада да схемы ўзмацняльніка, пачынальна з модуля MSA-1 (узмацняльнік счытвання памяці). Асобнымі кампанентамі з'яўляюцца рэзістары (карычневыя цыліндры), кандэнсатары (чырвоныя), трансфарматары (чорныя) і транзістары (залатыя). Біты дадзеных выходзяць з поплаткаў узмацняльніка счытвання праз гнуткі кабель справа.
Плата ўзмацняльніка счытвання ў верхняй частцы модуля памяці. Гэты поплатак узмацняе сігналы ад сэнсарных правадоў для стварэння выходных бітаў
Драйвер лініі забароны запісу
Драйверы забароны выкарыстоўваюцца для запісу ў памяці знаходзяцца на ніжняй баку асноўнага модуля. Ёсць 14 ліній забароны, па адной для кожнай матрыцы ў стэку. Каб запісаць 0 біт, які адпавядае драйвер блакавання актывуецца, і ток праз лінію забароны прадухіляе пераключэнне стрыжня на 1. Кожную лінію прыводзяць модуль ID-1 і ID-2 (драйвер лініі забароны запісу) і пары транзістараў. Высокадакладныя рэзістары 20,8 Ом у верхняй і ніжняй частцы платы рэгулююць ток блакавання. 14-правадны гнуткі кабель справа злучае драйверы з 14 забараняльнымі правадамі ў чарцы поплаткаў з стрыжнямі.
Забараняльная плата ў ніжняй частцы модуля памяці. Гэты поплатак генеруе 14 забараняльных сігналаў, выкарыстоўваных падчас запісу
Памяць драйвера гадзін
Драйвер гадзін - гэта пара плат, якія генеруюць сігналы сінхранізацыі для модуля памяці. Як толькі кампутар пачынае аперацыю з памяццю, розныя сінхранізавальныя сігналы, выкарыстоўваныя модулем памяці, генеруюцца асінхронна драйверам гадзін модуля. Поплаткі прывада гадзін знаходзяцца ў ніжняй частцы модуля, паміж стэкам і поплаткам забароны, таму поплаткі дрэнна відаць.
Поплаткі драйвера тактавай частаты знаходзяцца ніжэй асноўнага стэка памяці, але над поплаткам блакавання
Сінія кампаненты платы на фатаграфіі ўверсе ўяўляюць сабой шматзваротныя потенциометры, як мяркуецца, для рэгулявання часу або напругі. Рэзістары і кандэнсатары таксама бачныя на платах. Схема паказвае некалькі модуляў MCD (Memory Clock Driver), але ніякіх модуляў на поплатках не відаць. Цяжка сказаць, ці злучана гэта з абмежаванай бачнасцю, зменай схемы ці наяўнасцю іншай платы з гэтымі модулямі.
Панэль уводу-вываду памяці
Апошняй платай модуля памяці з'яўляецца панэль уводу-высновы, якая размяркоўвае сігналы паміж поплаткамі модуля памяці і астатняй часткай кампутара LVDC. Зялёны 98-кантактны раздым унізе падлучаецца да шасі памяці LVDC, забяспечваючы сігналы і сілкаванне ад кампутара. Вялікая частка пластмасавых раздымаў зламаная, з-за чаго бачныя кантакты. Размеркавальная плата злучаная з гэтым раздымам двума 49-кантактнымі гнуткімі кабелямі ўнізе (бачны толькі пярэдні кабель). Іншыя гнуткія кабелі размяркоўваюць сігналы на поплатак X-драйвера (злева), поплатак Y-драйвера (справа), поплатак узмацняльніка счытвання (уверсе) і поплатак забароны (унізе). 20 кандэнсатараў на плаце фільтруюць сілкаванне, якое падаецца на модуль памяці.
Плата ўводу-вываду паміж модулем памяці і астатняй часткай кампутара. Зялёны раз'ём унізе падключаецца да кампутара, і гэтыя сігналы накіроўваюцца праз плоскія кабелі ў іншыя часткі модуля памяці
Выснова
Асноўны модуль памяці LVDC забяспечваў кампактнае, надзейнае сховішча. У ніжнюю палову кампутара можна было змясціць да 8 модуляў памяці. Гэта дазволіла кампутару захоўваць 32 26-бітных слоў ці 16 кілаорд у залішнім высоканадзейным «дуплексным» рэжыме.
Адна цікавая асаблівасць LVDC складалася ў тым, што модулі памяці можна люстэркаваць для надзейнасці. У "дуплексным" рэжыме кожнае слова захоўвалася ў двух модулях памяці. Калі ў адным модулі адбылася памылка, правільнае слова магло быць атрымана з іншага модуля. Хоць гэта забяспечыла надзейнасць, яно скараціла аб'ём памяці ў два разы. У якасці альтэрнатывы модулі памяці могуць выкарыстоўвацца ў "сімплексным" рэжыме, прычым кожнае слова захоўваецца адзін раз.
LVDC мясціў да васьмі модуляў памяці цэнтральнага працэсара
Модуль памяці на магнітных стрыжнях дазваляе атрымаць навочнае ўяўленне пра час, калі для захоўвання 8 КБ патрабаваўся 5-фунтавы (2,3 кг) модуль. Зрэшты, гэтая памяць была вельмі дасканалай для свайго часу. Падобныя прылады перасталі выкарыстоўваць у 1970-х гадах са з'яўленнем паўправадніковых DRAM.
Змест аператыўнай памяці захоўваецца пры адключэнні харчавання, таму цалкам верагодна, што модуль усё яшчэ захоўвае ПЗ з моманту апошняга выкарыстання кампутара. Так-так, там можна знайсці нешта цікавае нават праз дзесяцігоддзі. Было б цікава паспрабаваць аднавіць гэтыя дадзеныя, але пашкоджаная схема стварае праблему, таму змесціва, верагодна, не атрымаецца выняць з модуля памяці яшчэ дзесяцігоддзі.
Што яшчэ карыснага можна пачытаць у блогу
→
→
→
→
→
Падпісвайцеся на наш -канал, каб не прапусціць чарговы артыкул! Пішам не часцей за два разы на тыдзень і толькі па справе. А яшчэ нагадваем, што Cloud4Y можа падаць бяспечны і надзейны выдалены доступ да бізнэс-прыкладанняў і інфармацыі, неабходнымі для забеспячэння бесперапыннасці бізнэсу. Выдаленая праца - дадатковы бар'ер на шляху распаўсюджвання каранавіруса. Падрабязнасці - у нашых менеджэраў.
Крыніца: habr.com