Google у супрацоўніцтве з вытворчымі кампаніямі SkyWater Technology і Efabless запусціў ініцыятыву, якая дазваляе распрацоўнікам адкрытага апаратнага забеспячэння бясплатна вырабіць якія развіваюцца імі чыпы. Ініцыятыва накіравана на стымуляванне развіцця адкрытага апаратнага забеспячэння, скарачэнне выдаткаў пры распрацоўцы адкрытых праектаў і спрашчэнне ўзаемадзеяння з заводамі, якія ажыццяўляюць вытворчасць. Дзякуючы ініцыятыве любы ахвочы можа пачаць распрацоўваць уласныя спецыялізаваныя чыпы, не асцерагаючыся вялікіх выдаткаў на вытворчасць пачатковых прататыпаў. Усе выдаткі на вытворчасць, пакаванне і дастаўку бярэ на сябе Google.
Заяўкі на ўключэнне ў праграму бясплатнай вытворчасці можна адпраўляць раз на два месяцы. Бліжэйшы слот будзе зачынены 8 чэрвеня, а чыпы, якія паспелі патрапіць у яго, будуць гатовыя 30 жніўня і адпраўленыя аўтарам 18 кастрычніка. З пададзеных заявак адбіраецца 40 праектаў (калі пададзеных заявак апынецца менш за 40 — то ўсе, хто прайшоў праверку на карэктнасць, будуць запушчаныя ў вытворчасць). Па выніках вытворчасці распрацоўшчык атрымае 50 чыпаў і 5 поплаткаў з усталяванымі чыпамі.
Заяўкі прымаюцца толькі ад праектаў, якія цалкам распаўсюджваюцца пад адкрытымі ліцэнзіямі, не абцяжараных пагадненнямі аб неразгалошванні (NDA) і не абмяжоўваюць вобласць выкарыстання сваіх прадуктаў. Дадзеныя для вытворчасці павінны перадавацца ў фармаце GDSII, праходзіць які прадстаўляецца тэставы набор і прайгравацца з зыходных праектных файлаў (г.зн. заявіць адчынены праект, а перадаць для вытворчасці макет прапрыетарнага не атрымаецца).
Для спрашчэння распрацоўкі адчыненых чыпаў прапануюцца наступныя адчыненыя прылады:
- SkyWater PDK (Process Design Kit), інструментар, які апісвае які выкарыстоўваецца на заводзе SkyWater тэхпрацэс 130nm (SKY130) і які дазваляе падрыхтаваць неабходныя для вытворчасці мікрасхем праектныя файлы.
- OpenLane – набор кампанентаў для аўтаматызаванага пераўтварэння RTL-схематэхнікі спецыялізаваных чыпаў (ASIC) у фармат GDSII, які выкарыстоўваецца на фабрыках для вырабу мікрасхем.
- XLS (Accelerated HW Synthesis) - інструментарый для сінтэзу праектных файлаў з апаратным начыннем чыпаў, якія адпавядаюць прадстаўленаму высокаўзроўневым апісанні неабходнай функцыянальнасці, аформленаму ў стылі распрацоўкі праграмнага забеспячэння.
- Набор правіл для зборачнай сістэмы Bazel з падтрымкай адчыненых прылад (Yosys, Verilator, OpenROAD) для працы з мовамі апісання абсталявання (Verilog, VHDL, Chisel, nMigen).
- OpenROAD - фрэймворк для аўтаматызацыі працэсу распрацоўкі адкрытых мікрасхем.
- Verible - набор інструментаў для распрацоўкі на мове Verilog, уключаючы парсер, сістэму фарматавання стылю і linter.
Крыніца: opennet.ru