Праект Libre-SOC, які развівае адкрыты чып з рэалізацыяй гібрыднай архітэктуры ў стылі CDC 6600, у якой для памяншэння памеру і складанасці чыпа інструкцыі CPU, VPU і GPU не падзелены і прапанаваны ў адным ISA, дасягнуў стадыі перадачы ў вытворчасць першага тэставага ўзору. Першапачаткова праект развіваўся пад імем Libre RISC-V, але быў пераназваны ў Libre-SOC пасля рашэння замяніць RISC-V на выкарыстанне архітэктуры набору каманд (ISA) OpenPOWER 3.0.
Праект накіраваны на стварэнне паўнавартаснай, цалкам адкрытай і не патрабуе ліцэнзійных адлічэнняў сістэмы на чыпе (SoC), якую можна будзе выкарыстоўваць у аднаплатных кампутарах, нетбуках і розных партатыўных прыладах. Апроч уласцівых CPU інструкцый і рэгістраў агульнага прызначэння, Libre-SOC падае ў адным функцыянальным блоку працэсара магчымасці для выканання вектарных аперацый і спецыялізаваных вылічэнняў, уласцівых VPU і GPU. Чып выкарыстоўвае архітэктуру набору каманд OpenPOWER, пашырэнне Simple-V c інструкцыямі для вектарызацыі і паралельнай апрацоўкі дадзеных, а таксама спецыялізаваныя інструкцыі для пераўтварэння ў ARGB і выкананні тыпавых 3D-аперацый.
Інструкцыі GPU сканцэнтраваны на выкарыстанне з графічным API Vulkan, а VPU на паскарэнне пераўтварэнні YUV-RGB і дэкадаванні фарматаў MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis і Opus. Для Mesa развіваецца вольны драйвер, які выкарыстоўвае магчымасці Libre-SOC для падавання апаратна паскоранай праграмнай рэалізацыі графічнага API Vulkan. Напрыклад, шэйдары Vulkan могуць быць трансляваны пры дапамозе JIT-рухавічка для выканання з выкарыстаннем даступных у Libre-SOC спецыялізаваных інструкцый.
У наступным тэставым прататыпе плануюць рэалізаваць пашырэнне SVP64 (Variable-length Vectorisation), якія дазваляюць выкарыстоўваць Libre-SOC у якасці вектарнага працэсара (акрамя 32 64-разрадных рэгістраў агульнага прызначэння будзе прадастаўлена 128 рэгістраў для вектарных вылічэнняў). Першы прататып уключае толькі адно ядро, якое працуе на частаце 300 Mhz, але на працягу двух гадоў плануецца выпусціць 4-ядзерную версію, затым 8-ядзерную, а ў доўгатэрміновай перспектыве і 64-ядзерную.
Першая партыя чыпа будзе праведзена ў кампаніі TSMC з выкарыстаннем тэхпрацэсу 180nm. Усе напрацоўкі праекту распаўсюджваюцца пад вольнымі ліцэнзіямі, у тым ліку даступныя файлы ў фармаце GDS-II з апісаннем поўнай тапалогіі чыпа, дастатковай для пачатку ўласнай вытворчасці. Libre-SOC стане першым цалкам незалежным чыпам на базе архітэктуры Power, вырабленым не кампаніяй IBM. Пры распрацоўцы выкарыстоўвалася мова апісання апаратуры nMigen (HDL на базе Python, без выкарыстання VHDL і Verilog), бібліятэкі стандартных вочак FlexLib ад праекту Chips4Makers і вольны VLSI-інструментар Coriolis2 для пераўтварэння з HDL у GDS-II.
Распрацоўка Libre-SOC была прафінансавана фондам NLnet Foundation, які вылучыў 400 тысяч еўра на стварэнне цалкам адкрытага чыпа ў рамках праграмы па стварэнні верыфікаваных і годных даверу фундаментальных тэхнічных рашэнняў. Чып мае памер 5.5/5.9×130 мм і ўключае 4 тысяч лагічных вентыляў. У склад уваходзіць чатыры модуля SRAM па 300КБ і XNUMX MHz блок фазавай аўтападладкі частаты (PLL).
Крыніца: opennet.ru