Як нам вядома, у сакавіку бягучага года кампанія TSMC прыступіла да доследнага выпуску 5-нм прадукцыі. Гэта адбылося на новым заводзе Fab 18 на Тайвані, для выпуску 5-нм рашэнняў. Масавая вытворчасць з выкарыстаннем 5-нм тэхпрацэсу N5 чакаецца ў другім квартале 2020 гады. Да канца таго ж года будзе наладжаны выпуск чыпаў на аснове прадукцыйнага 5-нм тэхпрацэсу ці N5P (performance). Наяўнасць вопытных чыпаў дазваляе TSMC ацаніць магчымасці будучых паўправаднікоў, выпушчаных на базе новага тэхпрацэсу, аб чым кампанія падрабязна раскажа ў снежні. Але сёе-тое можна пазнаць ужо з пададзеных TSMC рэфератыўных заявак для выступу на IEDM 2019.
Перш чым удакладніць дэталі, успомнім, што нам вядома з папярэдніх заяў TSMC. Сцвярджаецца, што ў параўнанні з 7-нм тэхпрацэсам чыстая прадукцыйнасць 5-нм чыпаў вырасце на 15% ці на 30% скароціцца спажыванне, калі прадукцыйнасць пакінуць ранейшай. Тэхпрацэс N5P дадасць яшчэ 7% прадукцыйнасці або 15% эканоміі па спажыванні. Шчыльнасць размяшчэння лагічных элементаў вырасце ў 1,8 раза. Маштаб ячэйкі SRAM зменіцца ў 0,75 разоў.
Пры вытворчасці 5-нм чыпаў маштаб выкарыстання EUV-сканараў дасягне ўзроўню спелага вытворчасці. Структура канала транзістара будзе зменена, магчыма, за рахунак выкарыстання германію разам або замест крэмнія. Гэта забяспечыць узрослую мабільнасць электронаў у канале і рост токаў. У тэхпрацэсе прадугледжана некалькі ўзроўняў кіраўнікоў напругі, самы высокі з якіх дасць прырост прадукцыйнасці на 25% у параўнанні з аналагічным у 7-нм тэхпрацэсе. Сілкаванне транзістараў для інтэрфейсаў уводу/высновы будзе ляжаць у межах ад 1,5 У да 1,2 У.
Пры вытворчасці скразных адтулін металізацыі і для кантактаў будуць выкарыстоўвацца матэрыялы з яшчэ меншым супрацівам. Для вырабу звышвысокашчыльных кандэнсатараў будзе выкарыстоўвацца схема метал-дыэлектрык-метал, што павысіць прадукцыйнасць на 4%. У агульным выпадку TSMC пяройдзе на выкарыстанне новых low-K-ізалятараў. У схеме апрацоўкі крамянёвых пласцін з'явіцца новы "сухі" працэс Metal Reactive Ion Etching (RIE), які часткова заменіць традыцыйны дамаскі з выкарыстаннем медзі (для металічных кантактаў памерам менш за 30 нм). Таксама ўпершыню для стварэння бар'ера паміж меднымі праваднікамі і паўправадніком будзе выкарыстоўвацца пласт графена (для прадухілення электраміграцыі).
З дакументаў для снежаньскага дакладу на IEDM мы можам запазычыць, што шэраг параметраў 5-нм чыпаў апынецца нават лепш. Так, шчыльнасць размяшчэння лагічных элементаў будзе вышэй і дасягне 1,84, 0,021 крат. Таксама апынецца менш вочка SRAM, пляц якой складзе 2 мкм15. З прадукцыйнасцю вопытнага крэмнію ўсё ў парадку - атрыманы 30-працэнтны прырост, як і магчыма XNUMX-працэнтнае зніжэнне спажывання ў выпадку замарожвання верхніх частот.
Новы тэхпрацэс дасць магчымасць выбіраць з сямі значэнняў кіравальных высілкаў, што ўнясе разнастайнасць у працэс распрацоўкі і ў прадукцыю, а выкарыстанне сканараў EUV вызначана спросціць вытворчасць і зробіць яе танней. Па дадзеных TSMC, пераход на EUV-сканары забяспечвае паляпшэнне лінейнага дазволу ў 0,73 разы ў параўнанні з 7-нм тэхпрацэсам. Напрыклад, для выраба найболей крытычных пластоў металізацыі першых пластоў замест пяці звычайных масак запатрабуецца ўсяго адна EUV-маска і, адпаведна, усяго адзін тэхналагічны цыкл замест пяці. Дарэчы, звернеце ўвагу, наколькі акуратнымі атрымліваюцца элементы на крышталі пры выкарыстанні EUV-праекцыі. Прыгажосць, ды і толькі.
Крыніца: 3dnews.ru