Выпуск сістэмы праектавання друкаваных поплаткаў LibrePCB 0.1.3
даступны новы выпуск вольнага пакета для аўтаматызацыі праектавання друкаваных поплаткаў LibrePCB 0.1.3. праграма пастаўляецца у зборках для Linux (Flatpak, AppImage), macOS і Windows. Код праекта напісаны на мове C++ (інтэрфейс на Qt) і распаўсюджваецца пад ліцэнзіяй GPLv3.
LibrePCB ўключае ў сябе:
Інтэрфейс для кіравання праектам;
Рэдактар электронных схем;
Рэдактар шматслаёвых друкаваных поплаткаў з падтрымкай кланавання макетаў для эксперыментаў з рознымі стратэгіямі раскладкі элементаў;
Бібліятэку электронных кампанентаў з навігацыяй па дрэвападобнаму катэгарызаваным спісе;
Інтэрфейс для падлучэння розных існуючых бібліятэк элементаў, якія могуць дадавацца як у форме архіваў, так і праз інтэграцыю з рэпазітарамі.
З асаблівасцяў адзначаецца шматмоўны інтэрфейс (у тым ліку падтрымка найменняў элементаў на розных мовах), інтэграцыя ў адным пакеце рэдактара схем і сродкаў кіравання праектам, просты крос-платформавы графічны інтэрфейс на базе Qt, зручная арганізацыя працы з бібліятэкай элементаў, выкарыстанне даступных для ручнога разбору фарматаў для бібліятэкі і праектаў, рэжым Multi-PCB (раўналежная распрацоўка розных варыянтаў поплаткаў на базе адной схемы), аўтаматычная сінхранізацыя спісу электрычных злучэнняў (netlist) паміж схемай і раскладкай платы.
LibrePCB пазіцыянуецца як інтуітыўна зразумелы пакет для хуткай распрацоўкі нескладаных поплаткаў, які прыкметна адстае па функцыянальнасці ад KiCad, але затое значна прасцей у працы. Праект знаходзіцца на стадыі актыўнага развіцця і не ўсе запланаваныя магчымасці пакуль рэалізаваны. Напрыклад, ужо працуе загрузка, стварэнне і змяненне бібліятэк элементаў, стварэнне простых шматслойных схем і плат, экспарт ведамасці матэрыялаў. Пакуль толькі ў планах падтрымка іерархічных схем і раскладка шын у схемах, 3D-прагляднік макета выніковай платы, магчымасць выкарыстання буфера абмену ў рэдактарах схем і поплаткаў.
У новым выпуску:
Дададзеныя сродкі для праверкі адпаведнасці правілам праектавання (ДРК, Design Rule Checking), якія дазваляюць выявіць тыпавыя памылкі пры праектаванні друкаванай платы, такія як адсутныя злучэнні, вельмі вузкія зазоры паміж дарожкамі і занадта тонкія медныя элементы. Выяўленыя праблемы выводзяцца ў бакавой панэлі. Пры пстрычцы па апавяшчэнні праблема наглядна падсвятляецца на плаце.
Дададзены інтэрфейс для экспарту ведамасці матэрыялаў (BOM) у фармаце CSV. У ведамасці прыводзіцца спецыфікацыя ўсіх задзейнічаных элементаў і дэталяў, а таксама іх колькасць, неабходнае для вытворчасці канчатковай платы. Маецца магчымасць дадання адвольных слупкоў для ўказання ў ведамасці дадатковых атрыбутаў.
Магчымасць вываду платы на друк і экспарту бачных пластоў у фармаце PDF.