Проектът Libre-SOC, изработващ отворен чип с реализирана хибридна архитектура в стил CDC 6600, при която командите на CPU, VPU и GPU не са разделени и се предлагат в един ISA, достигна етапа на предаване в производство на първия тестов образец. Първоначално проектът се развиваше под името Libre RISC-V, но бе преименуван на Libre-SOC след решението да се замени RISC-V с архитектура на набор от команди (ISA) OpenPOWER 3.0.
Проектът има за цел създаването на пълноценна, напълно отворена и безплатна система на чип (SoC), която може да се използва в едноплаткови компютри, нетбуци и различни портативни устройства. В допълнение към типичните CPU инструкции и регистри от общо предназначение, Libre-SOC предоставя в един функционален блок на процесора възможности за извършване на векторни операции и специализирани изчисления, присъщи за VPU и GPU. Чипът използва архитектура на набора от команди OpenPOWER, разширение Simple-V с инструкции за векторизация и паралелна обработка на данни, както и специализирани инструкции за преобразуване в ARGB и изпълнение на стандартни 3D операции.
Инструкциите на GPU са фокусирани върху използването с графичния API Vulkan, а VPU - върху ускоряване на преобразуването YUV-RGB и декодиране на формати MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis и Opus. За Mesa се разработва безплатен драйвер, който използва възможностите на Libre-SOC, за да предоставя хардуерно ускорена софтуерна реализация на графичния API Vulkan. Например, шейдерите на Vulkan могат да бъдат транслирани с помощта на JIT двигател за изпълнение с използване на наличните в Libre-SOC специализирани инструкции.
В следващия тестов прототип се планира да бъде реализирано разширение SVP64 (Variable-length Vectorisation), което да позволява използването на Libre-SOC като векторен процесор (освен 32 64-битови регистри от общо предназначение ще бъдат предоставени 128 регистъра за векторни изчисления). Първият прототип включва само едно ядро, работещо на честота 300 MHz, но в рамките на две години се планира да бъде пусната 4-ядрена версия, след това 8-ядрена, а в дългосрочен план и 64-ядрена.
Първата партида на чипа ще бъде произведена от компанията TSMC, използвайки технологичния процес 180nm. Всички разработки по проекта се разпространяват под свободни лицензи, включително файлове във формат GDS-II с описание на пълната топология на чипа, достатъчна за започване на собствено производство. Libre-SOC ще бъде първият напълно независим чип на базата на архитектурата Power, произведен не от компанията IBM. При разработката е използван език за описание на хардуера nMigen (HDL, основан на Python, без използване на VHDL и Verilog), библиотеки за стандартни клетки FlexLib от проекта Chips4Makers и свободни VLSI инструменти Coriolis2 за преобразуване от HDL в GDS-II.
Разработката на Libre-SOC беше финансирана от фонда NLnet Foundation, който отпусна 400 хиляди евро за създаване на напълно отворен чип в рамките на програма за създаване на проверяеми и надеждни основни технически решения. Чипът има размери 5.5×5.9 мм и включва 130 хиляди логически елементи. Включва четири модула SRAM по 4КБ и блок за автоподстройка на честотата (PLL) с 300 MHz.
Източник: opennet.ru
