Google в партньорство с производствените компании SkyWater Technology и Efabless стартира инициатива, която позволява на разработчиците на отворен хардуер безплатно да изработват чиповете, които разработват. Инициативата цели да стимулира развитието на отворен хардуер, да намали разходите при разработката на отворени проекти и да улесни взаимодействието с фабриките, извършващи производството. Благодарение на инициативата всеки, който желае, може да започне разработването на свои специализирани чипове, без да се страхува от високи разходи за производството на първоначални прототипи. Всички разходи за производство, опаковане и доставка поема Google.
Заявления за включване в програмата за безплатно производство могат да се подават на всеки два месеца. Най-близкият слот ще бъде заключен на 8 юни, а чиповете, които успеят да се вместят в него, ще бъдат готови на 30 август и изпратени на авторите на 18 октомври. От подадените заявления се избират 40 проекта (ако подадените заявления са по-малко от 40, то всички, преминали проверка за коректност, ще бъдат пуснати в производство). По резултатите от производството разработчикът ще получи 50 чипа и 5 платки с инсталирани чипове.
Заявления се приемат само от проекти, които се разпространяват напълно под отворени лицензи, без да са обременени с споразумения за неразкриване (NDA) и не налагат ограничения в областта на използването на своите продукти. Данните за производството трябва да се предават в формат GDSII, да преминават предоставения тестови набор и да се възпроизвеждат от изходните проектни файлове (т.е. да не могат да се обявят за отворен проект и предадат за производство с макет на проприетарен).
За улесняване на разработката на отворени чипове се предлагат следните отворени инструменти:
- SkyWater PDK (Process Design Kit), инструментариум, описващ използвания в завода SkyWater технологичен процес 130nm (SKY130) и позволяващ подготовката на необходимите за производството на чипове проектни файлове.
- OpenLane — набор от компоненти за автоматизирано преобразуване на RTL-схемотехника на специализирани чипове (ASIC) в формат GDSII, използван във фабриките за производство на чипове.
- XLS (Ускоренный аппаратный синтез) — инструментариум за синтез на проектни файлове с хардуерната основа на чиповете, съответстващи на предоставеното високоуровнево описание на необходимата функционалност, оформено в стил програмиране.
- Набор от правила за системата за изграждане Bazel с поддръжка на отворени инструменти (Yosys, Verilator, OpenROAD) за работа с езици за описание на хардуер (Verilog, VHDL, Chisel, nMigen).
- OpenROAD — фреймуърк за автоматизация на процеса на разработка на открити микрочипове.
- Verible — набор от инструменти за разработка на езика Verilog, включително парсер, система за форматиране на стил и linter.
Източник: opennet.ru
