Публикуван Vortex 2.1, открит GPGPU на базата на архитектура RISC-V

Публикувана е нова редакция на проекта Vortex, развиващ открит GPGPU на базата на архитектурата на командния набор RISC-V, предназначен за извършване на паралелни изчисления с помощта на API OpenCL и модела на изпълнение SIMT (Single Instruction, Multiple Threads). Проектът също така може да бъде използван за провеждане на изследвания в областта на 3D графиката и за разработка на нови архитектури на GPU. Схеми, описания на хардуерни блокове на Verilog, симулатор, драйвери и свързана проектна документация се разпространяват под лицензия Apache 2.0.

Основата на GPGPU е типовата ISA RISC-V, разширена с някои допълнителни инструкции, необходими за поддръжка на функции на GPU и управление на потоците. В същото време промените в архитектурата на командния набор RISC-V са сведени до минимум и по възможност се използват вече съществуващите векторни инструкции. Подобен подход се прилага и в проекта RV64X, който също развива открит GPU на базата на технологии RISC-V.

Основни характеристики на Vortex:

• Поддръжка на 32- и 64-битови архитектури на командния набор RISC-V RV32IMF и RV64IMAFD.
• Конфигурируем брой ядра, блокове с задачи (warps) и потоци.
• Конфигурируем брой ALU, FPU, LSU и SFU за всяко ядро.
• Конфигурируема ширина на издаване на конвейера (pipeline issue width).
• Опционална споделена памет и кешове от нива L1, L2 и L3.
• Поддръжка на спецификация OpenCL 1.2.
• Възможност за реализиране на базата на FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 и Xilinx Versal VCK5000.
• Разширени инструкции: «tex» за ускоряване на обработката на текстури, vx_rast за управление на растеризацията, vx_rop за обработка на фрагменти, дълбочини и прозрачност, vx_imadd за извършване на операция «умножи и събери», vx_wspawn, vx_tmc и vx_bar за активиране на фронтове на инструкциите и потоките в тях (wavefront, набор от нишки, изпълнявани паралелно от SIMD Engine), vx_split и vx_join.
• Поддръжката на междинното представяне на шейдери SPIR-V е реализирана чрез транслация в OpenCL.
• За разработка на приложения се предлага инструментарий, включващ адаптирани за работа с Vortex варианти на PoCL (компилатор и runtime OpenCL), LLVM/Clang, GCC и Binutils.
• Поддържа се симулация на работата на чипа с помощта на Verilator (симулатор на Verilog), RTLSIM (симулация RTL) и SimX (програмна симулация).

За графиката на технологии Vortex се развива отворен GPU Skybox, поддържащ графичния API Vulkan. Прототипът Skybox, създаден на базата на FPGA Altera Stratix 10 и включващ 32 ядра (512 потока), позволи при честота 230 MHz да постигне производителност на запълване от 3.7 гигапиксела в секунда (29.4 гигатрансакции в секунда). Отбелязва се, че това е първият отворен GPU с софтуерна и хардуерна реализация, поддържащ Vulkan.

Сред промените в версия Vortex 2.1:

• Добавен е API spawn_taskgroups за стартиране на ядра, използващи локална памет и поддържащи установка на бариери за паметта.
• Предложено е ново разширение за създаване на преносими (relocatable) бинарни ядра.
• В API за управление на паметта са добавени извиквания vx_mem_reserve, vx_mem_access и vx_mem_address.
• Добавен е нов runtime API vx_check_occupancy.
• В драйвера за GPU е добавена опция за проверка на OpenCL тестове на локален GPU.
• Добавени са OpenCL тестове, използващи локална памет (psum, sgemm2, sgemm3).
• Добавени са специално адаптирани за Vortex редакции на библиотеките libc и librt.
• Добавена е поддръжка за сливане на съседни свободни блокове памет (memory coalescing).
• Проведена е оптимизация на микроархитектурата.
• Добавен е нов скрипт за създаване, който отделя изходните файлове от каталога за събиране.

Източник: opennet.ru