Intel показа образец един от огромен AI чип с четири логически блока и 12 стека HBM4

Intel Foundry публикува рекламен документ, подробности за напредничавите решения на компанията в областта на разработката и реализирането на хардуер за приложения с изкуствен интелект и високопроизводителни изчисления. Intel също така демонстрира "прототип на AI чип", показващ текущите възможности на компанията в областта на корпусирането.

Intel показа система в корпус (SiP) с размер осем фотошаблона на стандартни микрочипове, включваща четири логически блока, 12 стека от клас HBM4 и два блока за вход-изход. За разлика от мащабната концепция с 16 логически блока и 24 стека HBM5, представена от компанията миналия месец, настоящата система е напълно подходяща за производство още днес.

Важно е да се отбележи, че Intel Foundry показа неработещ AI ускорител, а "прототип на AI чип", показващ как физически могат да бъдат създавани (или по-скоро сглобявани) бъдещи процесори за AI и високопроизводителни изчисления. Intel демонстрира целия метод на конструиране, който обединява големи изчислителни блокове, стекове от високоскоростна памет, свръхбързи междучипови връзки и нови технологии за захранване в един технологичен корпус. Този корпус значително се различава от предложенията на компании като TSMC. Intel иска да покаже, че процесорите от следващо поколение за високопроизводителен AI могат да имат многочиплета конструкция, и Intel Foundry вече е способна да ги произвежда.

В основата на демонстрираната платформа лежат четири големи логически блока, вероятно изградени на технологичния процес Intel 18A (следователно, с транзистори RibbonFET с кръгъл затвор и система за захранване PowerVia отзад), които са обградени от стекове памет клас HBM4 и блокове за вход-изход. Всички ключови елементи, вероятно, са свързани чрез мостове EMIB-T 2.5D, интегрирани директно в основата на корпуса. Intel използва технологията за междучиплетен интерфейс EMIB-T, която добавя проектирани кремниеви преходни отвори вътре в мостовете, така че захранването и сигналите да могат да преминават както вертикално, така и хоризонтално, за максимизиране на плътността на междусвързванията и доставката на захранване. Платформата е проектирана за междокристални интерфейси UCIe, работещи на скорости от 32 ГТ/с и нагоре, които явно също се използват за свързване на стековете C-HBM4E.

Тестовият образец на чипа също демонстрира прехода на Intel към вертикално сглобяване. Пътната карта на технологичните процеси на компанията включва технологията Intel 18A-PT, разработена специално за чиплети, които предполагат поставяне на други логически кристали или памет отгоре. Следователно, чиплетите трябва да имат захранване отзад, както и да използват преходни и хибридни междусвързвания. В случая на "тестовия образец на AI процесора" основните кристали 18A-PT са разположени под изчислителните кристали 18A/18A-P и или действат като големи чипове кеш-памет, или изпълняват друга помощна функция. За вертикално свързване на чиплетите Intel използва семейството технологии за опаковка Foveros — Foveros 2.5D, Foveros-R и Foveros Direct 3D. Те позволяват реализирането на тънки медни връзки между активните кристали с максимална пропускателна способност и енергийна ефективност на горните кристали. Заедно с мостовете EMIB, тези методи позволяват на Intel да създаде хибридна латерално-вертикална сглобка, която компанията позиционира като алтернатива на големите кремниеви интерпозери с по-висока използваемост на плаката и изход на годни изделия.

За многочиплетни ускорители на ИИ и високопроизводителни изчисления основното конструктивно ограничение е захранването. С целта да се реализира това, платформата на Intel трябва да обедини всички най-нови иновации на Intel в областта на енергийна ефективност, включително PowerVia, вградени кондензатори Omni MIM, развръзка на ниво мост в EMIB-T, кондензатори eDTC и eMIM-T на базовия кристал, както и вградени индуктори CoaxMIL за поддръжка на полуетодични регулатори на напрежение (IVR), разположени под всеки стек и под самия корпус (за разлика от IVR в случая на CoWoS-L от TSMC, които са част от интерпозера). Тази многостепенна мрежа е проектирана да поддържа стабилен ток при натоварвания на генеративния ИИ, без понижаване на нивото на напрежение.

С своята демонстрация Intel очевидно се опитва да привлече клиенти. Понастоящем не е известно дали AI-ускорителят от ново поколение с кодово име Jaguar Shores, чието пускане е планирано за 2027 година, ще използва архитектурата, която Intel демонстрира днес.

Източник:

• Tom’s Hardware

Източник: 3dnews.ru