Памет на магнитни сърца в ракета Сатурн 5

Компютърът, работил в ракетата-носител (Launch Vehicle Digital Computer, LVDC), изиграва ключова роля в лунната програма „Аполон“, управлявайки ракетата Сатурн 5. Както повечето компютри от онова време, той съхранява данни в малки магнитни ядра. В тази статия Cloud4Y разказва за модула памет LVDC от луксозната колекция на Стив Джурветсън.

Този модул памет беше усъвършенстван в средата на 60-те години. За неговото създаване бяха използвани компоненти за повърхностен монтаж, хибридни модули и гъвкави съединения, което го направи много по-малък и по-лек в сравнение с обикновената памет на компютрите по онова време. Въпреки това, модулът позволяваше съхранение само на 4096 думи по 26 бита.

Модул памет на магнитни ядра. Този модул съхранява 4K думи от 26 бита данни и 2 бита четност. С четири модула памет, даващи обща капацитет 16 384 думи, той тежи 2,3 кг и има размери 14 см × 14 см × 16 см.

Полетът до Луната започна на 25 май 1961 г., когато президентът Кенеди обяви, че Америка ще стъпи човек на Луната до края на десетилетието. За целта беше използвана тристепенната ракета Сатурн 5, най-мощната ракета, създавана някога. Сатурн 5 беше управляван и контролирано от компютъра (виж тук за повече информация за него) на третия етап на ракетата-носител, започвайки от излитането на орбита около Земята и след това при движението към Луната. (Корабът „Аполон“ по това време се отделяше от ракетата „Сатурн-5“, а задачата на LVDC беше изпълнена).

LVDC е инсталиран в опорната рамка. Кръглите конектори са видими на лицевата страна на компютъра. Използвани са 8 електрически конектора и два конектора за течностно охлаждане.

LVDC беше само един от няколко компютъра на борда на „Аполон“. LVDC беше свързан с системата за контрол на полета, 45-килограмов аналогов компютър. Бортовият навигационен компютър на „Аполон“ (Apollo Guidance Computer, AGC) насочваше космическия кораб към повърхността на Луната. Командният модул съдържаше един AGC, докато лунният модул съдържаше втори AGC заедно със системата за навигация Abort и резервен аварийен компютър.

На борда на Аполон имаше няколко компютъра

Устройства Unit Logic (ULD)

LVDC беше създаден с помощта на интересна хибридна технология, наречена ULD, unit load device. Въпреки че на външен вид наподобяваха интегрални схеми, ULD модулите съдържаха няколко компонента. Те използваха прости кремниеви кристали, в които имаше само един транзистор или два диода. Тези матрици, заедно с печатни дебелослойни резистори, бяха монтирани на керамична плоча, за да реализират вериги, подобни на логически вентил. Тези модули бяха вариант на SLT модулите (Solid Logic Technology), разработени за популярната компютърна серия S/360 на IBM. IBM започна разработката на SLT модулите през 1961 година, преди интегралните схеми да станат търговски ефективни, и до 1966 година IBM произвеждаше над 100 милиона SLT модула годишно.

ULD модулите бяха значително по-малки от SLT модулите, което е видно на снимката по-долу, което ги прави по-подходящи за компактния космически компютър. ULD модулите използваха керамични плочи вместо метални щифтове, които се използваха в SLT, и имаха метални контакти на горната повърхност вместо пинове. Зажимите на платката задържаха ULD модула на място и се свързваха с тези контакти.

Защо IBM използваше SLT модулите вместо интегрални схеми? Основната причина беше, че интегралните схеми все още бяха в начален етап, те бяха изобретени през 1959 година. През 1963 година SLT модулите предлагаха предимства в цената и производителността, сравнено с интегралните схеми. Въпреки това, SLT модулите често бяха считани за остарели в сравнение с интегралните схеми. Едно от предимствата на SLT модулите пред интегралните схеми беше, че резисторите в SLT бяха значително по-точни от тези в интегралните схеми. При производството, дебелослойните резистори в SLT модулите бяха подложени на обстойно пескоструйно обработване, за да се отстрани резистивната лента, докато не се постигне желаното съпротивление. SLT модулите също бяха по-евтини от сравними интегрални схеми през 60-те години.

LVDC и свързаното с него оборудване използваха над 50 различни типа ULD.

SLT модулите (вляво) са значително по-големи от ULD модулите (вдясно). Размерът на ULD е 7,6 мм × 8 мм

На снимката по-долу са показани вътрешните компоненти на модула ULD. Вляво на керамичната плоча се виждат проводници, свързани с четири малки квадратни силициеви кристала. Това прилича на печатна платка, но имайте предвид, че е много по-малка от нокътя. Черните правоъгълници вдясно са тънкослойни резистори, отпечатани на долната страна на плочата.

ULD, изглед отгоре и отдолу. Виждат се силициевите кристали и резисторите. Докато модулите SLT имаха резистори на горната повърхност, модулите ULD имаха резистори отдолу, което увеличаваше плътността, а също така и разходите.

На снимката по-долу се вижда силициев кристал от модула ULD, който реализира два диода. Размерите са изключително малки, за сравнение до него има кристали захар. Кристалът имаше три външни свръзки чрез медни сферички, запоени към три кръга. Двата долни кръга (аноди на двата диода) бяха легирани (по-тъмните области), а горният десен кръг беше катод, свързан с основата.

Снимка на дводиоден силициев кристал до кристалите захар.

Как работи паметта на магнитни сърца.

Паметта на магнитни сърца беше основната форма за съхраняване на данни в компютри от 50-те години на миналия век, докато през 70-те години не беше заменена от полупроводникови запомнящи устройства. Паметта беше изградена от малки феритни пръстени, наречени сърца. Феритните пръстени бяха разположени в правоъгълна матрица и през всеки пръстен преминаваха от два до четири проводника за четене и запис на информация. Пръстените позволяваха съхраняването на един бит информация. Сърцето беше намагнетизирано с импулс на ток през проводниците, преминаващи през феритния пръстен. Направлението на намагнетизираност на едно сърце можеше да бъде променено, като се изпрати импулс в обратна посока.

За да се прочете стойността на сърцевината, импулсният ток преминава в състояние 0. Ако преди това сърцевината е била в състояние 1, променящото се магнитно поле е създавало напрежение в един от проводниците, преминаващи през сърцевините. Но ако сърцевината вече е била в състояние 0, магнитното поле не би се променило и в четящия проводник не би се повишило напрежение. Така стойността на бит в сърцевината се чете, като се нулира и се проверява напрежението на четящия проводник. Важна характеристика на паметта на магнитните сърцевини е, че процесът на четене на ферритовото кольцо разрушава неговата стойност, затова сърцевината трябва да бъде "презаписана".

Използването на отделен проводник за промяна на намагнитеността на всяка сърцевина е било неудобно, но през 50-те години на миналия век е разработена ферритова памет, работеща на принципа на съвпадение на токовете. Схемата с четири проводника — X, Y, четене, забрана — стана общоприета. Технологията използваше особеното свойство на сърцевините, наречено хистерезис: малък ток не влияе на ферритовата памет, но ток над праговата стойност намагнитва сърцевината. При подаване на захранване с половин необходим ток на една линия X и една линия Y само сърцевината, в която се пресичат двете линии, получаваше достатъчно ток за ремагнитизиране, докато другите сърцевини остават незасегнати.

Така изглеждаше паметта IBM 360 Model 50. LVDC и модел 50 използваха сърцевини от един тип, известни като 19-32, тъй като вътрешният им диаметър е 19 мил (0.4826 мм), а външният им диаметър е 32 мил (0,8 мм). На тази снимка се вижда, че през всяка сърцевина преминават три проводника, но LVDC използваше четири проводника.

На снимката по-долу е показана една правоъгълна матрица памет LVDC. Тази матрица има 128 X-проводника, идущи вертикално, и 64 Y-проводника, идущи хоризонтално, с сърцевина на всяко пресичане. Единият проводник за четене преминава през всички жилки паралелно на Y-образните проводници. Проводникът за запис и проводникът за забрана преминават през всички жилки паралелно на X-проводниците. Проводниците се пресичат в средата на матрицата; това намалява индуцирания шум, тъй като шумът от едната половина неутрализира шума от другата.

Една матрица от феритна памет LVDC, съдържаща 8192 бита. Свързването с другите матрици се осъществява чрез щифтове от външната страна.

Матрицата по-горе имаше 8192 елемента, всеки от които съхраняваше един бит. За да се запази дума от паметта, няколко основни матрици се комбинираха, по една за всеки бит в думата. Жиците X и Y преминаваха зигзагообразно през всички основни матрици. Всяка матрица имаше отделна линия за четене и отделна линия на забрана за запис. Паметта LVDC използваше стек от 14 основни матрици (по-долу), съхраняващи 13-битов "слог" заедно с бит на четност.

Стекът LVDC се състои от 14 основни матрици.

Записът в паметта с магнитни ядра изискваше допълнителни жици, така наречените линии на забрана. Всяка матрица имаше една линия на забрана, преминаваща през всички ядра в нея. По време на записа токът преминаваше през линиите X и Y, пренареждайки избраните пръстени (по един на плоскост) в състояние 1, съхранявайки всички 1 в думата. За да се запише 0 в позицията на бита, линията се захранваше с половин ток, противоположен на линията X. В резултат ядрата оставаха в стойност 0. Така линията на забрана не позволяваше на ядрото да се обърне на 1. Всяка желана дума можеше да бъде записана в паметта чрез активиране на съответните линии на забрана.

Модулът памет LVDC.

Как е физически конструиран модулът памет LVDC? В центъра на модула памет се намира стек от 14 матрици ферромагнитна памет, показани по-рано. Той е заобиколен от няколко платки със схема за управление на проводите X и Y и линиите на забрана, линиите за четене на битове, проверка на грешки и генериране на необходимите тактови сигнали.

Обикновено, голяма част от схемите, свързани с паметта, се намират в компютърната логика LVDC, а не в самия модул памет. В частност, логиката на компютъра съдържа регистри за съхранение на адреса и данните и преобразуване между последователно и паралелно. Тя също съдържа схема за четене от линиите за четене на битове, проверка на грешки и тактова синхронизация.

Модулът памет с указание на ключовите компоненти. MIB (Многослойна печатна платка) е 12-слойна печатна платка.

Платка на драйвера за памет Y.

Словото в паметта на магнитните сърцевини се избира чрез преминаване на съответните линии X и Y през основния стек платки. Нека започнем с описанието на схемата на Y-драйвера и как той генерира сигнал през една от 64-те Y-линии. Вместо 64 отделни вериги драйвера, модулът намалява броя на схемите, благодарение на използването на 8 "високи" драйвера и 8 "ниски" драйвера. Те са свързани в "матрична" конфигурация, така че всяка комбинация от високи и ниски драйвера избира различни редове. По този начин, 8 "високи" и 8 "ниски" драйвера избират една от 64 (8 × 8) Y-линии.

Платката на Y-драйвера (предната част) управлява линиите за избор на Y в стека платки

На снимката по-долу можете да видите някои от модулите ULD (бели) и двойките транзистори (златисти), които управляват линиите за избор на Y. Модулът "EI" е сърцето на драйвера: той подава импулс на постоянно напрежение (E) или пропуска импулс на постоянен ток (I) през линията за избор. Линията за избор се управлява чрез активиране на модула EI в режим на напрежение на единия край на линията и модула EI в режим на ток на другия край. Резултатът е импулс с правилното напрежение и ток, достатъчен за пренапреждане на сърцевината. Необходим е голям импулс, за да я обърне; импулсът на напрежението е фиксиран на 17 волта, а токът варира от 180 мА до 260 мА в зависимост от температурата.

Макрофото на платката на Y-драйвера, показваща шест модула ULD и шест двойки транзистори. Всеки модул ULD е обозначен с номер на частта на IBM, типа на модула (напр. "EI") и код, чийто смисъл не е изяснен.

Платката също е снабдена с модули за следене на грешки (ED), които откриват, когато едновременно се активира повече от една линия за избор на Y. Модулът ED използва просто полуаналогово решение: той сумира входните напрежения, използвайки мрежа от резистори. Ако полученото напрежение е над прага, ключът сработва.

Под платката на драйвера се намира диодна матрица, съдържаща 256 диода и 64 резистора. Тази матрица преобразува 8 горни и 8 долни двойки сигнали от платката на драйверите в свързвания с 64 Y-линий, които преминават през основната стопка платки. Гъвкавите кабели отгоре и отдолу на платката свързват платката с диодната матрица. Два гъвкави кабела отляво (на снимката не се виждат) и две шини отдясно (едната е видима) свързват диодната матрица с масива от ядра. Гъвкавият кабел, видим отляво, свързва Y-платката с останалата част от компютъра чрез платка за вход-изход, а малкият гъвкав кабел в долния десен ъгъл е свързан с платката на генератора на тактови сигнали.

Платка на драйвера за памет X

Схемата за управление на линиите X е аналогична на схемата Y, с изключение на това, че има 128 линии X и 64 линии Y. Поради двойното количество X-проводници, модулът има втора платка X-драйвери, разположена под нея. Въпреки че платките X и Y имат идентични компоненти, разводката е различна.

Тази платка и аналогичната под нея управляват избраните X редици в стопката платки с ядра

На снимката по-долу се вижда, че на платката са повредени някои компоненти. Един от транзисторите е изместен, модулът ULD е счупен на две, а друг е откъснат. Разводката е видима при счупения модул, там също е виден един от малките кремниеви кристали (вдясно). На тази снимка също може да се разгледат следите от вертикални и хоризонтални проводящи пътеки на 12-слойна печатна платка.

Крупен план на повредената част на платката

Под платките на драйверите X се намира матрица от диоди X, която съдържа 288 диода и 128 резистора. X-диодната матрица използва топология различна от Y-диодната платка, за да избегне удвояване на броя на компонентите. Както и Y-диодната платка, тази платка съдържа компоненти, инсталирани вертикално между две печатни платки. Този метод се нарича „кордвуд“ и позволява плътно опаковане на компонентите.

Макрофото на X-диодната матрица показва вертикално инсталирани диоди по метода кордвуд между 2 печатни платки. Двете платки на драйверите X се намират над диодната платка, отделени от тях с пенополиуретан. Обърнете внимание, че печатните платки са разположени много близо една до друга.

Усилватели за памет

На снимката по-долу е показана платката за усилвател на четене. Тя разполага с 7 канала за четене на 7 бита от стека памет; идентичната платка по-долу обработва допълнителни 7 бита, общо 14 бита. Задачата на усилвателя на четене е да открива слаби сигнали (20 миливолта), генерирани от перемагнетизируемия ядро, и да ги преобразува в 1-битов изход. Всеки канал се състои от диференциален усилвател и буфер, следвани от диференциален трансформатор и изходен фиксатор. Вляво 28-жичен гъвкав кабел е свързан към стека памет, подавайки двата края на всеки четящ проводник към схемата на усилвателя, започвайки с модула MSA-1 (усилвател на четене на памет). Отделни компоненти са резистори (кафяви цилиндри), кондензатори (червени), трансформатори (черни) и транзистори (златисти). Битовете данни излизат от платките на усилвателя на четене чрез гъвкав кабел вдясно.

Платката на усилвателя за четене в горната част на модула памет. Тази платка усилва сигналите от сензорните проводници, за да създаде изходни битове.

Драйвер на линията за забрана на запис

Драйверите за забрана се използват за запис в памет и се намират на долната страна на основния модул. Има 14 линии за забрана, по една за всяка матрица в стека. За да се запише 0 бит, съответният драйвер за блокиране се активира, а токът през линията за забрана предотвратява превключването на ядрото на 1. Всяка линия се активира от модула ID-1 и ID-2 (драйвер на линията за забрана на запис) и двойка транзистори. Високоточни резистори 20,8 ома в горната и долната част на платката регулират тока на блокиране. 14-жичен гъвкав кабел вдясно свързва драйверите с 14 забраняващи проводници в стека на платките с ядра.

Забраняваща платка в долната част на модула памет. Тази платка генерира 14 забраняващи сигнала, използвани по време на запис.

Памет на драйвера на часовника.

Драйверът на часовника е двойка платки, които генерират синхронизационни сигнали за модула памет. След като компютърът започне операция с паметта, различни синхронизиращи сигнали, използвани от модула памет, се генерират асинхронно от драйвера на часовника на модула. Платките на драйвера на часовника се намират в долната част на модула, между стека и платката за забрана, поради което платките са слабо видими.

Платките на драйвера на тактовата честота се намират под основния стек памет, но над платката за заключване.

Сините компоненти на платката на снимката отгоре представляват многооборотни потенциометри, вероятно за регулиране на времето или напрежението. Резисторите и кондензаторите са също видими на платките. Схемата показва няколко модула MCD (Memory Clock Driver), но на платките не се виждат никакви модули. Трудно е да се каже дали това е свързано с ограничената видимост, промяна в схемата или наличието на друга платка с тези модули.

Панел за вход-изход на паметта.

Последната платка на модула памет е панелът за вход-изход, който разпределя сигналите между платките на модула памет и останалата част от компютъра LVDC. Зеленото 98-контактно съединение отдолу е свързано с шасито на паметта LVDC, осигурявайки сигнали и захранване от компютъра. Повечето от пластмасовите съединители са счупени, поради което се виждат контактите. Разпределителната платка е свързана с това съединение с две 49-контактни гъвкави кабели отдолу (види се само предният кабел). Други гъвкави кабели разпределят сигналите към платката X-драйвер (вляво), платката Y-драйвер (вдясно), платката на усилвателя за четене (отгоре) и платката на забраната (отдолу). 20 кондензатора на платката филтрират захранването, подавано на модула памет.

Платка за вход-изход между модула памет и останалата част от компютъра. Зеленото съединение отдолу е свързано с компютъра и тези сигнали се предават чрез плоски кабели към другите части на модула памет.

Извод

Основният модул памет LVDC осигурява компактен, надежден интерфейс за съхранение. В долната част на компютъра могат да се поставят до 8 модула памет. Това позволява на компютъра да съхранява 32 киловорда. 26-битни думи или 16 киловорд в излишен високонадежден "дуплексен" режим.

Една интересна характеристика на LVDC беше, че модулите на паметта могат да се огледалят за надеждност. В "дуплексен" режим всяка дума се съхранява в два модула памет. Ако в един модул се получи грешка, правилната дума може да бъде получена от другия модул. Макар че това осигурява надеждност, то намалява обема на паметта наполовина. Като алтернатива, модулите памет могат да се използват в "симплексен" режим, при което всяка дума се съхранява само веднъж.

LVDC може да побере до осем модула памет на централния процесор

Модулът с магнитни ядра предоставя визуално представяне на времето, когато за съхранение на 8 КБ е бил необходим 5-фунтов (2,3 кг) модул. Въпреки това, тази памет беше доста напреднала за своето време. Подобни устройства престанаха да се използват през 70-те години на миналия век с появата на полупроводниковата DRAM.

Съдържанието на оперативната памет се запазва при изключено захранване, така че е напълно вероятно, че модулът все още съдържа софтуер от момента на последното използване на компютъра. Да, там може да се намери нещо интересно дори след десетилетия. Щеше да бъде любопитно да се опита да се възстановят тези данни, но повредената схема създава проблем, така че съдържанието вероятно няма да може да бъде извлечено от модула памет още десетилетия.

Какво още полезно може да се прочете в блога Cloud4Y

→ Великденски яйца на топографските карти на Швейцария
→ Компютърни марки от 90-те, ч. 1
→ Как мама хакера влезе в затвора и зарази компютъра на началника
→ Диагностика на мрежови връзки на виртуален рутер EDGE
→ Как се „счупи“ банката

Абонирайте се за нашия Телеграм-канал, за да не изпуснете поредната статия! Публикуваме не по-често от два пъти седмично и само по същество. И припомняме, че Cloud4Y може да предостави сигурен и надежден отдалечен достъп до бизнес приложения и информация, необходима за осигуряване на непрекъснатост на бизнеса. Отдалечената работа е допълнителна бариера пред разпространението на коронавируса. Подробности - при нашите мениджъри.

Източник: habr.com