Малко хора знаят, че архитектурата на процесорите ARC е една от най-разпространените архитектури заедно с ARM, MIPS и x86. Разработена през 80-те години на миналия век, архитектурата ARC се използва в различни микроконтролери за широк спектър от високотехнологични продукти, като всяка година на базата на ARC се произвеждат около устройства.
Наскоро компанията Synopsys обяви ново поколение 32- и 64-битови процесорни ядра ARC, които обещават да увеличат производителността в три пъти в сравнение с предшествениците си и също така да позволят изграждането на системи в чип с 12 ядра. Така новите ядра ще позволят на Synopsys да се конкурира с ARM в редица нови направления.
„Вградените приложения като контролери за SSD или мрежово оборудване стават все по-сложни, което изисква съществени увеличения на производителността при ограничено потребление на енергия и размер“, каза Джон Кьотер, старши вицепрезидент по маркетинг и стратегия в областта на интелектуалната собственост в Synopsys. „С пускането на новата архитектура ARCv3 и ядрата ARC HS5x и HS6x, разработчиците ще могат да отговорят на растящите изисквания за производителност на своите SoC днес и в бъдеще.“
Новите семейства процесори Synopsys DesignWare ARC включват 32-битови ядра и 64-битови ядра . Новосъобщените процесори са предназначени за широк спектър от приложения, като контролери за SSD, мрежови контролери, автопилоти за транспортни средства, информационно-развлекателни системи за автомобили и много други. Предвид растящите изисквания за обеми оперативна памет, 64-битовите ARC HD6x ще позволят изграждането на системи с 4,5 Пбайт DRAM, докато устройствата на базата на ARC HD5x ще трябва да се ограничат с по-малки обеми. Въпреки това, реалните обеми на поддържаната оперативна памет вероятно ще бъдат продиктувани от използваната операционна система, а видимите предимства на 64-битовите CPU ще бъдат по-широкият конвейер и по-голямото регистрово пространство.
Що се отнася до архитектурите DesignWare ARC HS5x и DesignWare ARC HS6x, те поддържат командния набор ARCv3, който може да бъде разширен с инструкции APEX (ARC Processor EXtensions), ако на някой от клиентите му е необходимо нещо специфично. Освен това, ARC HS57D е оборудван с цифров сигнален процесор ARCv3DSP с поддръжка на 150 инструкции. Новите ядра имат дълбочина на конвейера от 10 стъпки, могат да изпълняват две инструкции на такт и са оборудвани с 128-битов модул за операции с плаваща запетая. Най-усъвършенстваните версии на ядрата поддържат кеш от второ ниво (L2) с размер до 16 Мбайта.
Когато става дума за производителност, Synopsys заявява 3 DMIPS на МГц при целочислени изчисления, както и 5,1 CoreMark на МГц, което е много добро за миниатюрни ядра с минимално енергопотребление. Така 3 DMIPS на МГц е по-високо, отколкото при доста мощни процесори , докато 5,1 CoreMark на МГц е по-високо, отколкото при всякакъв
Процесорните ядра Synopsys DesignWare ARC HS5x и HS6x | |||||
| HS5x | HS6x | ||||
| HS56 | HS57D | HS58 | HS66 | HS68 | |
| Команден набор | ARCv3 | ||||
| Инструкции APEX | Поддържат се | ||||
| Разрядност | 32-битов | 64-битов | |||
| Инструкции на такт | 2 | ||||
| Дължина на конвейера | 10 стъпки | ||||
| DSP | — | ARCv3DSP 150 инструкции | — | — | — |
| Точност на FPU | FP16, FP32, FP64 | ||||
| Процесорен кластер | 12 ядра | ||||
| Ускорители на кластер | 16 ускорителя | ||||
| L1 | Кеш инструкции + Кеш данни | ||||
| L2 | — | — | 16 Мбайта | — | 16 Мбайта |
| Максимален обем памет | 64 Гбайта (в зависимост от ОС) | 4,5 Петабайта | |||
| Честота (на т/п 16FFC) | 1,8 ГГц | ||||
| DMIPS | 5400 DMIPS на ядро / 3 DMIPS на МГц | ||||
| CoreMark | 9180 CoreMark на ядро / 5,1 CoreMark на МГц | ||||
Една от ключовите характеристики на новото семейство DesignWare ARC HS5x и DesignWare ARC HS6x е възможността за създаване на системи на чип (system-on-chip, SoC) с 12 процесорни ядра с общо предназначение и 16 специализирани ускорители. Всяко ядро/ускорител в такъв процесор работи на собствена тактова честота и използва собствена подсистема за захранване, за да максимизира енергийната ефективност. Наред с новите ядра, Synopsys предлага и вътре-процесорна кеш-когенерна връзка със скорост на предаване на данни от 800 Гбайта/с.
Този вид SoC, базиран на архитектурата ARC, не е особено разпространен днес, но с оглед на перспективните процесори за автопилот, съхранение на данни, управление на потока на данни, многоядрени архитектури и различни ускорители, те ще бъдат много полезни. Последното ще позволи на Synopsys да се конкурира с ARM ядра за мястото в SoC за споменатите приложения, нещо, което не се е случвало досега. Така, ядрата DesignWare ARC HS5x и DesignWare ARC HS6x вече привлякоха интереса на производителя на SSD дискове Starblaze.
„Разработчиците на високопроизводителни вградени решения постоянно се сблъскват с нови предизвикателства в стремежа към висока производителност, използвайки големи обеми памет и ограничения в потреблението на енергия и размери“, каза Брюс Чен, водещ научен работник в Starblaze. „Възможностите на новите 32-битови процесори ARC HS5x и 64-битови процесори HS6x на Synopsys в областта на многоядреността ще ни позволят да постигнем ново ниво на енергийна ефективност, което не се предлага от другите процесори на пазара в момента“.
Synopsys ще започне да предлага ядра ARC HS56, HS57D, HS58, HS66, HS68, както и техните многоядрени версии HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, от третото тримесечие на 2020 година. Освен това, компанията ще предложи пакет ARC MetaWare Development Toolkit за разработка на чипове на базата на тези ядра, както и симулатор и верификатор за проверка на работоспособността на SoC преди реализацията в силиций. Що се отнася до поддръжката от операционните системи, новите ядра ще бъдат съвместими с редица дистрибуции на Linux, Zephyr, както и с различни собствени операционни системи.
Източник: 3dnews.ru
