Допълнителни връзки нагоре в системната логическа архитектура Intel C620

В архитектурата на x86 платформите се появиха две тенденции, които се допълват взаимно. Според една от версиите трябва да преминем към интегриране на изчислителни и контролни ресурси в един чип. Вторият подход насърчава разпределението на отговорностите: процесорът е оборудван с високопроизводителна шина, която формира периферна мащабируема екосистема. Той формира основата на топологията на системната логика Intel C620 за платформи от високо ниво.

Основната разлика от предишния чипсет Intel C610 е разширяването на комуникационния канал между процесора и периферните устройства, включени в PCH чипа, чрез използването на PCIe връзки заедно с традиционната DMI шина.

Нека разгледаме по-отблизо иновациите на южния мост на Intel Lewisburg: какви еволюционни и революционни подходи разшириха неговите правомощия при комуникацията с процесорите?

Еволюционни промени в комуникацията CPU-PCH

Като част от еволюционния подход, основният комуникационен канал между процесора и южния мост, който е шината DMI (Direct Media Interface), получи поддръжка за режима PCIe x4 Gen3 с производителност 8.0 GT/S. Преди това в Intel C610 PCH комуникацията между процесора и системната логика се извършваше в режим PCIe x4 Gen 2 при честотна лента 5.0 GT/S.

Сравнение на функционалността на системната логика на Intel C610 и C620

Имайте предвид, че тази подсистема е много по-консервативна от вградените PCIe портове на процесора, обикновено използвани за свързване на GPU и NVMe устройства, където PCIe 3.0 се използва от дълго време и се планира преходът към PCI Express Gen4.

Революционни промени в комуникацията CPU-PCH

Революционните промени включват добавянето на нови PCIe CPU-PCH комуникационни канали, наречени допълнителни връзки нагоре. Физически това са два PCI Express порта, работещи в режими PCIe x8 Gen3 и PCIe x16 Gen3, и двата 8.0 GT/S.

За взаимодействие между CPU и Intel C620 PCH се използват 3 шини: DMI и два PCI Express порта

Защо беше необходимо да се преразгледа съществуващата комуникационна топология с Intel C620? Първо, до 4x 10GbE мрежови контролери с RDMA функционалност могат да бъдат интегрирани в PCH. Второ, новото и по-бързо поколение копроцесори Intel QuickAssist Technology (QAT), които осигуряват хардуерна поддръжка за компресиране и криптиране, са отговорни за криптирането на мрежовия трафик и обмена с подсистемата за съхранение. И накрая, „двигателят на иновациите“ - Иновационен двигател, който ще бъде достъпен само за OEM производители.

Масштабируемост и гибкость

Важно свойство е възможността по избор да се избере не само топологията на PCH връзката, но и приоритетите на вътрешните ресурси на чипа за достъп до високоскоростни комуникационни канали с централния процесор (процесори). В допълнение, в специалния EPO (EndPoint Only Mode), PCH връзката се осъществява в състояние на обикновено PCI Express устройство, съдържащо 10 GbE ресурси и Intel QAT. В същото време класическият DMI интерфейс, както и редица Legacy подсистеми, показани в черно на диаграмата, са деактивирани.

Вътрешна архитектура на чипа Intel C620 PCH

На теория това прави възможно използването на повече от един Intel C620 PCH чип в система, мащабиране на 10 GbE и Intel QAT функционалност, за да отговори на изискванията за производителност. В същото време наследените функции, които са необходими само в едно копие, могат да бъдат активирани само на един от инсталираните PCH чипове.

Така че последната дума в дизайна ще принадлежи на разработчика на платформата, който действа на базата както на технологични, така и на маркетингови фактори в съответствие с позиционирането на всеки конкретен продукт.

Източник: www.habr.com