Допълнителни uplinks в архитектурата на системната логика Intel C620

В архитектурата на x86 платформите се появиха два взаимодопълващи се потока. Според едната версия, трябва да се върви към интеграция на изчислителни и управленски ресурси в един кристал. Втората версия подкрепя разпределение на задълженията: процесорът е оборудван с мощна шина, създаваща периферна мащабируема екосистема. Тя служи като основа на топологията на системната логика Intel C620 за високопроизводителни платформи.

Основната разлика от предишния чипсет Intel C610 е разширяването на комуникационния канал между процесора и периферията, която е част от микрочипа PCH, чрез използване на PCIe линкове наред с традиционната DMI шина.

Нека да разгледаме по-подробно нововъведенията в южния мост Intel Lewisburg: с какви еволюционни и революционни подходи се разширяват неговите пълномощия в комуникацията с процесорите?

Еволюционни промени в комуникацията CPU-PCH

В рамките на еволюционния подход основният комуникационен канал между CPU и южния мост, представляван от DMI (Direct Media Interface) шината, получи поддръжка на режим PCIe x4 Gen3 с производителност 8.0 GT/S. По-рано, в Intel C610 PCH, комуникацията между процесора и системната логика се осъществяваше в режим PCIe x4 Gen 2 с широчина на лента 5.0 GT/S.

Сравнение на функционалността на системната логика Intel C610 и C620

Забелязваме, че тази подсистема е значително по-консервативна в сравнение с вградените PCIe портове на процесора, които обикновено се използват за свързване на GPU и NVMe устройства, където вече отдавна се прилага PCIe 3.0 и е планиран преход към PCI Express Gen4.

Революционни промени в комуникацията CPU-PCH

К революционните промени може да се отнесе добавянето на нови PCIe канали за комуникация CPU-PCH, наречени допълнителни uplinks. Физически, това са два порта PCI Express, работещи в режимите PCIe x8 Gen3 и PCIe x16 Gen3, и двата — 8.0 GT/S.

За взаимодействие между CPU и Intel C620 PCH се използват 3 шини: DMI и два порта PCI Express

Защо беше необходима ревизия на съществуващата топология на комуникациите с Intel C620? На първо място, в състава на PCH може да бъдат интегрирани до 4x 10GbE мрежови контролера с функционалност RDMA. На второ място, за шифроването на мрежовия трафик и обмена с подсистемата за съхранение отговаря новото и по-бързо поколение копроцесори Intel QuickAssist Technology (QAT), предоставящи хардуерна поддръжка за компресия и криптиране. И накрая, "двигателят на иновациите" - Innovation Engine, който ще бъде достъпен само за OEM производители.

Мащабируемост и гъвкавост

Важен аспект е възможността за опционален избор не само на топологията на свързване на PCH, но и приоритетите на вътрешните ресурси на чипа при достъпа до високоскоростните комуникационни канали за централния процесор (процесорите). В допълнение, в специален режим EPO (EndPoint Only Mode), свързването на PCH се извършва в статус на обикновено PCI Express устройство, съдържащo ресурси от 10 GbE и Intel QAT. При това класическият интерфейс DMI, както и редица Legacy подсистеми, обозначени на диаграмата с черен цвят, са деактивирани.

Вътрешната архитектура на чипа Intel C620 PCH

Теоретично, това позволява в системата да се използват повече от един чип Intel C620 PCH, като се увеличава функционалността на 10 GbE и Intel QAT в съответствие с изискванията за производителност. При това Legacy функциите, необходими само в един екземпляр, могат да бъдат активирани само при един от инсталираните чипове PCH.

Следователно, окончателното решение в дизайна ще принадлежи на разработчика на платформата, действащ въз основа както на технологични, така и на маркетингови фактори, в съответствие с позиционирането на всеки конкретен продукт.

Източник: habr.com