ΠΠ΅ Π΅ Π½Π΅ΠΎΠ±Ρ
ΠΎΠ΄ΠΈΠΌΠΎ Π΄Π° ΡΡΠ΅ Π΄ΠΈΠ·Π°ΠΉΠ½Π΅Ρ Π½Π° ΡΠΈΠΏΠΎΠ²Π΅, Π·Π° Π΄Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°ΡΠ΅ Π·Π° FPGA, ΡΠΎΡΠ½ΠΎ ΠΊΠ°ΠΊΡΠΎ Π½Π΅ Π΅ Π½Π΅ΠΎΠ±Ρ
ΠΎΠ΄ΠΈΠΌΠΎ Π΄Π° ΡΡΠ΅ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡ Π½Π° C++, Π·Π° Π΄Π° ΠΏΠΈΡΠ΅ΡΠ΅ ΠΊΠΎΠ΄ Π½Π° Java. Π Π² Π΄Π²Π°ΡΠ° ΡΠ»ΡΡΠ°Ρ ΠΎΠ±Π°ΡΠ΅ Π²Π΅ΡΠΎΡΡΠ½ΠΎ ΡΠ΅ Π±ΡΠ΄Π΅ ΠΏΠΎΠ»Π΅Π·Π½ΠΎ.
Π¦Π΅Π»ΡΠ° Π½Π° ΠΊΠΎΠΌΠ΅ΡΡΠΈΠ°Π»ΠΈΠ·ΠΈΡΠ°Π½Π΅ΡΠΎ ΠΊΠ°ΠΊΡΠΎ Π½Π° Java, ΡΠ°ΠΊΠ° ΠΈ Π½Π° FPGA ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈΡΠ΅ Π΅ Π΄Π° ΡΠ΅ ΠΎΠΏΡΠΎΠ²Π΅ΡΠ³Π°Π΅ ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΎΡΠΎ ΡΠ²ΡΡΠ΄Π΅Π½ΠΈΠ΅. ΠΠΎΠ±ΡΠΈ Π½ΠΎΠ²ΠΈΠ½ΠΈ Π·Π° FPGA - ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°ΠΉΠΊΠΈ ΠΏΡΠ°Π²ΠΈΠ»Π½ΠΈΡΠ΅ Π°Π±ΡΡΡΠ°ΠΊΡΠΈΠΎΠ½Π½ΠΈ ΡΠ»ΠΎΠ΅Π²Π΅ ΠΈ Π½Π°Π±ΠΎΡ ΠΎΡ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈ, ΠΏΡΠ΅Π· ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΡΠ΅ 35 Π³ΠΎΠ΄ΠΈΠ½ΠΈ ΠΎΡ ΠΈΠ·ΠΎΠ±ΡΠ΅ΡΡΠ²Π°Π½Π΅ΡΠΎ Π½Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠ΅ΠΌΠΎΡΠΎ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΎ ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎ, ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ΡΠΎ Π½Π° Π°Π»Π³ΠΎΡΠΈΡΠΌΠΈ ΠΈ ΠΏΠΎΡΠΎΡΠΈ ΠΎΡ Π΄Π°Π½Π½ΠΈ Π·Π° FPGA Π²ΠΌΠ΅ΡΡΠΎ CPU, DSP, GPU ΠΈΠ»ΠΈ Π²ΡΡΠΊΠ° Π΄ΡΡΠ³Π° ΡΠΎΡΠΌΠ° Π½Π° ΠΏΠ΅ΡΡΠΎΠ½Π°Π»ΠΈΠ·ΠΈΡΠ°Π½ΠΈ ASIC ΡΡΠ°Π½Π° Π²ΡΠ΅ ΠΏΠΎ-ΡΠ΅ΡΡΠΎ. ΠΏΠΎ-Π»Π΅ΡΠ½ΠΎ.
Π£Π΄ΠΈΠ²ΠΈΡΠ΅Π»Π½Π°ΡΠ° Π½Π°Π²ΡΠ΅ΠΌΠ΅Π½Π½ΠΎΡΡ Π½Π° ΡΡΡ
Π½ΠΎΡΠΎ ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ Π΅ ΠΎΡΠ΅Π²ΠΈΠ΄Π½Π° Π²ΡΠ² ΡΠ°ΠΊΡΠ°, ΡΠ΅ ΡΠΎΡΠ½ΠΎ ΠΊΠΎΠ³Π°ΡΠΎ ΡΠ΅Π½ΡΡΠ°Π»Π½ΠΈΡΠ΅ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠΈ Π²Π΅ΡΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅Ρ
Π° Π΄Π° ΠΎΡΡΠ°Π½Π°Ρ Π΅Π΄ΠΈΠ½ΡΡΠ²Π΅Π½ΠΈΡΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π΅Π½ ΠΌΠΎΠ΄ΡΠ» Π½Π° ΡΠ΅Π½ΡΡΠΎΠ²Π΅ΡΠ΅ Π·Π° Π΄Π°Π½Π½ΠΈ Π·Π° ΠΈΠ·ΠΏΡΠ»Π½Π΅Π½ΠΈΠ΅ Π½Π° ΠΌΠ½ΠΎΠ³ΠΎ Π·Π°Π΄Π°ΡΠΈ - ΠΏΠΎΡΠ°Π΄ΠΈ ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ ΠΏΡΠΈΡΠΈΠ½ΠΈ - FPGA ΠΏΠΎΡΡΠΈΠ³Π½Π°Ρ
Π° ΡΠ²ΠΎΡΡΠ° Π΅ΡΠ΅ΠΊΡΠΈΠ²Π½ΠΎΡΡ, ΠΏΡΠ΅Π΄Π»Π°Π³Π°ΠΉΠΊΠΈ ΡΠΊΠΎΡΠΎΡΡ, Π½ΠΈΡΠΊΠ° Π»Π°ΡΠ΅Π½ΡΠ½ΠΎΡΡ, ΠΌΡΠ΅ΠΆΠΎΠ²ΠΈ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ ΠΈ ΠΏΠ°ΠΌΠ΅Ρ - Ρ
Π΅ΡΠ΅ΡΠΎΠ³Π΅Π½Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ Π½Π° ΡΡΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΠΈΡΠ΅ FPGA SoC, ΠΊΠΎΠΈΡΠΎ ΡΠ° ΠΏΠΎΡΡΠΈ ΠΏΡΠ»Π½ΠΎΡΠ΅Π½Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ. ΠΡΠΏΡΠ΅ΠΊΠΈ ΡΠΎΠ²Π°, FPGA ΡΡΡΠΎ ΡΠ΅ ΠΊΠΎΠΌΠ±ΠΈΠ½ΠΈΡΠ°Ρ ΡΡΠΏΠ΅ΡΠ½ΠΎ Ρ Π΄ΡΡΠ³ΠΈ ΡΡΡΡΠΎΠΉΡΡΠ²Π° Π² Ρ
ΠΈΠ±ΡΠΈΠ΄Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ ΠΈ ΡΠΏΠΎΡΠ΅Π΄ Π½Π°Ρ ΡΠ΅ΠΏΡΡΠ²Π° Π·Π°ΠΏΠΎΡΠ²Π°Ρ Π΄Π° Π½Π°ΠΌΠΈΡΠ°Ρ ΡΠ²ΠΎΠ΅ΡΠΎ Π΄ΠΎΡΡΠΎΠΉΠ½ΠΎ ΠΌΡΡΡΠΎ Π² ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½Π°ΡΠ° ΠΉΠ΅ΡΠ°ΡΡ
ΠΈΡ.
ΠΡΠΎ Π·Π°ΡΠΎ ΠΎΡΠ³Π°Π½ΠΈΠ·ΠΈΡΠ°Ρ
ΠΌΠ΅ ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΡΡΠ° The Next FPGA Platform Π² Π‘Π°Π½ Π₯ΠΎΡΠ΅ Π½Π° 22 ΡΠ½ΡΠ°ΡΠΈ. ΠΡΡΠ΅ΡΡΠ²Π΅Π½ΠΎ, Π΅Π΄ΠΈΠ½ ΠΎΡ ΠΎΡΠ½ΠΎΠ²Π½ΠΈΡΠ΅ Π΄ΠΎΡΡΠ°Π²ΡΠΈΡΠΈ Π½Π° FPGA Π² ΡΠ²Π΅ΡΠ° ΠΈ ΠΏΠΈΠΎΠ½Π΅Ρ Π² ΡΠ°Π·ΠΈ ΠΎΠ±Π»Π°ΡΡ Π΅ Xilinx. ΠΠ²ΠΎ ΠΠΎΠ»ΡΠ΅Π½Ρ, ΡΡΠ°ΡΡΠΈ Π²ΠΈΡΠ΅ΠΏΡΠ΅Π·ΠΈΠ΄Π΅Π½Ρ ΠΈ Π³Π»Π°Π²Π΅Π½ ΡΠ΅Ρ
Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ΅Π½ Π΄ΠΈΡΠ΅ΠΊΡΠΎΡ Π½Π° Xilinx, Π³ΠΎΠ²ΠΎΡΠΈ Π½Π° ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΡΡΠ° ΠΈ Π½ΠΈ Π΄Π°Π΄Π΅ ΡΠ²ΠΎΠΈΡΠ΅ ΠΌΠΈΡΠ»ΠΈ Π΄Π½Π΅Ρ Π·Π° ΡΠΎΠ²Π° ΠΊΠ°ΠΊ Xilinx ΠΏΠΎΠΌΠ°Π³Π° Π·Π° ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ΡΠΎ Π½Π° ΠΏΡΠΎΠΌΠ΅Π½Π»ΠΈΠ²ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ Π·Π° ΡΠ΅Π½ΡΡΠΎΠ²Π΅ Π·Π° Π΄Π°Π½Π½ΠΈ.
ΠΠ° ΡΠΈΡΡΠ΅ΠΌΠ½ΠΈΡΠ΅ Π°ΡΡ ΠΈΡΠ΅ΠΊΡΠΈ ΠΈ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠΈ ΠΎΡΠ½Π΅ ΠΌΠ½ΠΎΠ³ΠΎ Π²ΡΠ΅ΠΌΠ΅, Π·Π° Π΄Π° ΡΡΠ·Π΄Π°Π΄Π°Ρ Ρ Π΅ΡΠ΅ΡΠΎΠ³Π΅Π½Π΅Π½ ΡΠ΅Π½ΡΡΡ Π·Π° Π΄Π°Π½Π½ΠΈ, ΠΊΠΎΠΉΡΠΎ ΡΠ΅ Π²ΠΊΠ»ΡΡΠ²Π° ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ Π²ΠΈΠ΄ΠΎΠ²Π΅ ΠΊΠΎΠΌΠΏΡΡΡΡΠ½Π° ΠΌΠΎΡΠ½ΠΎΡΡ, ΠΊΠΎΡΡΠΎ ΡΠ΅ΡΠ°Π²Π° ΠΏΡΠΎΠ±Π»Π΅ΠΌΠΈΡΠ΅ Π² ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡΡΠ°, ΡΡΡ ΡΠ°Π½Π΅Π½ΠΈΠ΅ΡΠΎ ΠΈ ΡΠ°Π±ΠΎΡΠ°ΡΠ° Π² ΠΌΡΠ΅ΠΆΠ°. Π’ΠΎΠ²Π° ΠΈΠ·Π³Π»Π΅ΠΆΠ΄Π° Π½Π΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΠΎ ΠΏΠΎΡΠ°Π΄ΠΈ ΡΠ°ΠΊΡΠ°, ΡΠ΅ ΡΡΠ°Π²Π° Π²ΡΠ΅ ΠΏΠΎ-ΡΡΡΠ΄Π½ΠΎ Π΄Π° ΡΠ΅ ΡΠ»Π΅Π΄Π²Π° ΠΠ°ΠΊΠΎΠ½ΡΡ Π½Π° ΠΡΡ, ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°ΠΉΠΊΠΈ ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ CMOS ΡΡΡΡΠΎΠΉΡΡΠ²Π°. ΠΠ°ΡΠ΅Π³Π° Π½Π°ΡΠΈΡΡ Π΅Π·ΠΈΠΊ Π²ΡΠ΅ ΠΎΡΠ΅ Π΅ ΠΎΡΠΈΠ΅Π½ΡΠΈΡΠ°Π½ ΠΊΡΠΌ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠ° ΠΈ Π²ΡΠ΅ ΠΎΡΠ΅ Π³ΠΎΠ²ΠΎΡΠΈΠΌ Π·Π° βΡΡΠΊΠΎΡΡΠ²Π°Π½Π΅ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡΡΠ°β, ΠΊΠΎΠ΅ΡΠΎ ΠΎΠ·Π½Π°ΡΠ°Π²Π°, ΡΠ΅ ΠΊΠ°ΡΠ°ΠΌΠ΅ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ΅ Π΄Π° ΡΠ°Π±ΠΎΡΡΡ ΠΏΠΎ-Π΄ΠΎΠ±ΡΠ΅ ΠΎΡ ΡΠΎΠ²Π°, ΠΊΠΎΠ΅ΡΠΎ ΠΌΠΎΠΆΠ΅ Π΄Π° ΡΠ΅ Π½Π°ΠΏΡΠ°Π²ΠΈ ΡΠ°ΠΌΠΎ Ρ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠΈ. Π‘ ΡΠ΅ΡΠ΅Π½ΠΈΠ΅ Π½Π° Π²ΡΠ΅ΠΌΠ΅ΡΠΎ ΡΠ΅Π½ΡΡΠΎΠ²Π΅ΡΠ΅ Π·Π° Π΄Π°Π½Π½ΠΈ ΡΠ΅ ΡΠ΅ ΠΏΡΠ΅Π²ΡΡΠ½Π°Ρ Π² ΠΊΠΎΠ»Π΅ΠΊΡΠΈΠΈ ΠΎΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½Π° ΠΌΠΎΡΠ½ΠΎΡΡ, ΡΡΡ ΡΠ°Π½Π΅Π½ΠΈΠ΅ Π½Π° Π΄Π°Π½Π½ΠΈ ΠΈ ΠΏΡΠΎΡΠΎΠΊΠΎΠ»ΠΈ, ΠΊΠΎΠΈΡΠΎ ΡΠ²ΡΡΠ·Π²Π°Ρ Π²ΡΠΈΡΠΊΠΎ Π·Π°Π΅Π΄Π½ΠΎ, ΠΈ Π½ΠΈΠ΅ ΡΠ΅ ΡΠ΅ Π²ΡΡΠ½Π΅ΠΌ ΠΊΡΠΌ ΡΠ΅ΡΠΌΠΈΠ½ΠΈ ΠΊΠ°ΡΠΎ βΠΊΠΎΠΌΠΏΡΡΡΠΈβ ΠΈ βΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡβ. Π₯ΠΈΠ±ΡΠΈΠ΄Π½ΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ ΡΠ΅ ΡΡΠ°Π½Π°Ρ ΡΠΎΠ»ΠΊΠΎΠ²Π° Π½ΠΎΡΠΌΠ°Π»Π½ΠΈ, ΠΊΠΎΠ»ΠΊΠΎΡΠΎ Π΄Π½Π΅ΡΠ½ΠΈΡΠ΅ ΠΎΠ±Π»Π°ΡΠ½ΠΈ ΡΡΠ»ΡΠ³ΠΈ, ΡΠ°Π±ΠΎΡΠ΅ΡΠΈ Π½Π° Π΄Π΅ΡΠΊΡΠΎΠΏ ΠΈΠ»ΠΈ Π²ΠΈΡΡΡΠ°Π»Π½ΠΈ ΠΌΠ°ΡΠΈΠ½ΠΈ, ΠΈ Π² Π΅Π΄ΠΈΠ½ ΠΌΠΎΠΌΠ΅Π½Ρ Π½ΠΈΠ΅ ΠΏΡΠΎΡΡΠΎ ΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°ΠΌΠ΅ Π΄ΡΠΌΠ°ΡΠ° βΠΊΠΎΠΌΠΏΡΡΠΈΠ½Π³β, Π·Π° Π΄Π° ΠΎΠΏΠΈΡΠ΅ΠΌ ΠΊΠ°ΠΊ ΡΠ°Π±ΠΎΡΡΡ. Π Π΅Π΄ΠΈΠ½ ΠΌΠΎΠΌΠ΅Π½Ρ β ΠΈ Π΅ Π²Π΅ΡΠΎΡΡΠ½ΠΎ FPGA Π΄Π° ΠΏΠΎΠΌΠΎΠ³Π½Π°Ρ Π·Π° Π½Π°ΡΠ°Π»ΠΎΡΠΎ Π½Π° ΡΠ°Π·ΠΈ Π΅ΡΠ° β ΡΠ΅ Π³ΠΎ Π½Π°ΡΠ΅ΡΠ΅ΠΌ ΠΎΡΠ½ΠΎΠ²ΠΎ ΠΎΠ±ΡΠ°Π±ΠΎΡΠΊΠ° Π½Π° Π΄Π°Π½Π½ΠΈ.
ΠΡΠΈΠ΅ΠΌΠ°Π½Π΅ΡΠΎ Π½Π° FPGA Π² ΡΠ΅Π½ΡΡΠΎΠ²Π΅ Π·Π° Π΄Π°Π½Π½ΠΈ ΡΠ΅ ΠΈΠ·ΠΈΡΠΊΠ²Π° ΠΏΡΠΎΠΌΡΠ½Π° Π² Π½Π°ΡΠΈΠ½Π° Π½Π° ΠΌΠΈΡΠ»Π΅Π½Π΅. βΠΠΎΠ³Π°ΡΠΎ ΠΌΠΈΡΠ»ΠΈΡΠ΅ Π·Π° Π½Π°ΡΠΈΠ½ΠΈ Π·Π° ΡΡΠΊΠΎΡΡΠ²Π°Π½Π΅ Π½Π° Π΄Π½Π΅ΡΠ½ΠΈΡΠ΅ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ, ΡΡΡΠ±Π²Π° Π΄Π° ΡΠ΅ ΡΠΏΡΡΠ½Π΅ΡΠ΅ Π΄ΠΎ ΠΎΡΠ½ΠΎΠ²ΠΈΡΠ΅ Π½Π° ΡΠΎΠ²Π° ΠΊΠ°ΠΊ ΡΠ°Π±ΠΎΡΡΡ, ΠΊΠ°ΠΊΠ²ΠΈ ΡΠ΅ΡΡΡΡΠΈ ΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Ρ, ΠΊΡΠ΄Π΅ ΡΠ΅ ΠΈΠ·ΡΠ°Π·Ρ ΠΎΠ΄Π²Π° Π²ΡΠ΅ΠΌΠ΅ΡΠΎβ, ΠΎΠ±ΡΡΠ½ΡΠ²Π° ΠΠΎΠ»ΡΠ΅Π½Ρ. β Π’ΡΡΠ±Π²Π° Π΄Π° ΠΏΡΠΎΡΡΠΈΡΠ΅ ΠΎΠ±ΡΠΈΡ ΠΏΡΠΎΠ±Π»Π΅ΠΌ, ΠΊΠΎΠΉΡΠΎ ΡΠ΅ ΠΎΠΏΠΈΡΠ²Π°ΡΠ΅ Π΄Π° ΡΠ°Π·ΡΠ΅ΡΠΈΡΠ΅. ΠΠ½ΠΎΠ³ΠΎ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ, ΡΠ°Π±ΠΎΡΠ΅ΡΠΈ Π² ΡΠ΅Π½ΡΡΠΎΠ²Π΅ Π·Π° Π΄Π°Π½Π½ΠΈ Π΄Π½Π΅Ρ, ΡΠ΅ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°Ρ, Π·Π° Π΄Π° ΠΊΠΎΠ½ΡΡΠΌΠΈΡΠ°Ρ Π³ΠΎΠ»Π΅ΠΌΠΈ ΠΊΠΎΠ»ΠΈΡΠ΅ΡΡΠ²Π° ΡΠ΅ΡΡΡΡΠΈ. ΠΠ·Π΅ΠΌΠ΅ΡΠ΅ Π½Π°ΠΏΡΠΈΠΌΠ΅Ρ ΠΌΠ°ΡΠΈΠ½Π½ΠΎΡΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, ΠΊΠΎΠ΅ΡΠΎ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π° ΠΎΠ³ΡΠΎΠΌΠ΅Π½ Π±ΡΠΎΠΉ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ Π²ΡΠ·Π»ΠΈ. ΠΠΎ ΠΊΠΎΠ³Π°ΡΠΎ Π³ΠΎΠ²ΠΎΡΠΈΠΌ Π·Π° ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠ΅, ΡΡΡΠ±Π²Π° Π΄Π° ΠΌΠΈΡΠ»ΠΈΠΌ Π½Π΅ ΡΠ°ΠΌΠΎ Π·Π° ΡΡΠΊΠΎΡΡΠ²Π°Π½Π΅ Π½Π° ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡΡΠ°, Π½ΠΎ ΠΈ Π·Π° ΡΡΠΊΠΎΡΡΠ²Π°Π½Π΅ Π½Π° ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΠ°ΡΠ°.β
ΠΠ°ΠΏΡΠΈΠΌΠ΅Ρ, ΠΏΡΠΈ Π²ΠΈΠ΄Π° ΠΎΠΏΠ΅ΡΠ°ΡΠΈΠΈ Π·Π° ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, ΠΊΠΎΠΈΡΠΎ Bolsens ΠΈΠ·ΡΡΠ°Π²Π° Π½Π° ΠΏΡΠ°ΠΊΡΠΈΠΊΠ°, ΠΏΡΠΈΠ±Π»ΠΈΠ·ΠΈΡΠ΅Π»Π½ΠΎ 50% ΠΎΡ Π²ΡΠ΅ΠΌΠ΅ΡΠΎ ΡΠ΅ ΠΈΠ·ΡΠ°Π·Ρ ΠΎΠ΄Π²Π° Π·Π° ΠΏΡΠ΅Ρ Π²ΡΡΠ»ΡΠ½Π΅ Π½Π° Π΄Π°Π½Π½ΠΈ Π½Π°ΠΏΡΠ΅Π΄ ΠΈ Π½Π°Π·Π°Π΄ ΠΌΠ΅ΠΆΠ΄Ρ ΡΠ°Π·ΠΏΡΡΡΠ½Π°ΡΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΠΌΠΎΡΠ½ΠΎΡΡΠΈ, Π° ΡΠ°ΠΌΠΎ ΠΎΡΡΠ°Π½Π°Π»Π°ΡΠ° ΠΏΠΎΠ»ΠΎΠ²ΠΈΠ½Π° ΠΎΡ Π²ΡΠ΅ΠΌΠ΅ΡΠΎ ΡΠ΅ ΠΈΠ·ΡΠ°Π·Ρ ΠΎΠ΄Π²Π° Π·Π° ΡΠ°ΠΌΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ.
βΠ’ΡΠΊ ΡΠΌΡΡΠ°ΠΌ, ΡΠ΅ FPGA ΠΌΠΎΠΆΠ΅ Π΄Π° ΠΏΠΎΠΌΠΎΠ³Π½Π΅, Π·Π°ΡΠΎΡΠΎ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° Π³Π°ΡΠ°Π½ΡΠΈΡΠ°ΠΌΠ΅, ΡΠ΅ ΠΊΠ°ΠΊΡΠΎ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈΡΠ΅, ΡΠ°ΠΊΠ° ΠΈ ΠΊΠΎΠΌΡΠ½ΠΈΠΊΠ°ΡΠΈΠΎΠ½Π½ΠΈΡΠ΅ Π°ΡΠΏΠ΅ΠΊΡΠΈ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅ΡΠΎ ΡΠ° ΠΎΠΏΡΠΈΠΌΠΈΠ·ΠΈΡΠ°Π½ΠΈ. Π ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° Π½Π°ΠΏΡΠ°Π²ΠΈΠΌ ΡΠΎΠ²Π° Π½Π° Π½ΠΈΠ²ΠΎ ΡΡΠ»ΠΎΡΡΠ½Π° ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΠ° ΠΈ Π½Π° Π½ΠΈΠ²ΠΎ ΡΠΈΠΏ. Π’ΠΎΠ²Π° Π΅ Π΅Π΄Π½ΠΎ ΠΎΡ Π³ΠΎΠ»Π΅ΠΌΠΈΡΠ΅ ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²Π° Π½Π° FPGA, ΠΊΠΎΠ΅ΡΠΎ Π²ΠΈ ΠΏΠΎΠ·Π²ΠΎΠ»ΡΠ²Π° Π΄Π° ΡΡΠ·Π΄Π°Π²Π°ΡΠ΅ ΠΊΠΎΠΌΡΠ½ΠΈΠΊΠ°ΡΠΈΠΎΠ½Π½ΠΈ ΠΌΡΠ΅ΠΆΠΈ Π·Π° ΡΠΏΠ΅ΡΠΈΡΠΈΡΠ½ΠΈ Π½ΡΠΆΠ΄ΠΈ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅ΡΠΎ. ΠΡΠ· ΠΎΡΠ½ΠΎΠ²Π° Π½Π° ΡΠΈΠΏΠΈΡΠ½ΠΈ ΠΌΠΎΠ΄Π΅Π»ΠΈ Π½Π° Π΄Π²ΠΈΠΆΠ΅Π½ΠΈΠ΅ Π½Π° Π΄Π°Π½Π½ΠΈ Π² Π½Π°ΡΠΎΠ²Π°ΡΠ²Π°Π½ΠΈΡ Π½Π° AI, Π½Π΅ Π²ΠΈΠΆΠ΄Π°ΠΌ Π½ΡΠΆΠ΄Π° ΠΎΡ ΡΠ»ΠΎΠΆΠ½Π° Π°ΡΡ ΠΈΡΠ΅ΠΊΡΡΡΠ°, Π±Π°Π·ΠΈΡΠ°Π½Π° Π½Π° ΠΏΡΠ΅Π²ΠΊΠ»ΡΡΠ²Π°ΡΠ΅Π»ΠΈ. ΠΠΎΠΆΠ΅ΡΠ΅ Π΄Π° ΠΈΠ·Π³ΡΠ°Π΄ΠΈΡΠ΅ ΠΌΡΠ΅ΠΆΠ° Ρ Π³ΠΎΠ»ΡΠΌ ΠΏΠΎΡΠΎΠΊ ΠΎΡ Π΄Π°Π½Π½ΠΈ. Π‘ΡΡΠΎΡΠΎ Π²Π°ΠΆΠΈ ΠΈ Π·Π° Π·Π°Π΄Π°ΡΠΈΡΠ΅ Π·Π° ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ Π½Π° Π½Π΅Π²ΡΠΎΠ½Π½ΠΈ ΠΌΡΠ΅ΠΆΠΈ - ΠΌΠΎΠΆΠ΅ΡΠ΅ Π΄Π° ΠΈΠ·Π³ΡΠ°Π΄ΠΈΡΠ΅ ΠΌΡΠ΅ΠΆΠΎΠ²Π° ΠΌΡΠ΅ΠΆΠ° Ρ ΡΠ°Π·ΠΌΠ΅ΡΠΈ Π½Π° ΠΏΠ°ΠΊΠ΅ΡΠΈ, ΠΊΠΎΠΈΡΠΎ ΡΠ΅ Π°Π΄Π°ΠΏΡΠΈΡΠ°Ρ ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½Π° Π·Π°Π΄Π°ΡΠ°. ΠΠ·ΠΏΠΎΠ»Π·Π²Π°ΠΉΠΊΠΈ FPGA, ΠΏΡΠΎΡΠΎΠΊΠΎΠ»ΠΈΡΠ΅ Π·Π° ΠΏΡΠ΅Π½ΠΎΡ Π½Π° Π΄Π°Π½Π½ΠΈ ΠΈ ΡΠΎΠΏΠΎΠ»ΠΎΠ³ΠΈΠΈΡΠ΅ Π½Π° Π²Π΅ΡΠΈΠ³ΠΈ ΠΌΠΎΠ³Π°Ρ Π΄Π° Π±ΡΠ΄Π°Ρ ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΡΠ΅ΡΠΈΠ·Π½ΠΎ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°Π½ΠΈ ΠΈ ΠΏΡΠΈΠ³ΠΎΠ΄Π΅Π½ΠΈ ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΠΎ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅. Π Π² ΡΠ»ΡΡΠ°ΠΉ Π½Π° ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ ΡΡΡΠΎ Π΅ ΡΡΠ½ΠΎ, ΡΠ΅ Π½Π΅ ΡΠ΅ Π½ΡΠΆΠ΄Π°Π΅ΠΌ ΠΎΡ ΡΠΈΡΠ»Π° Ρ ΠΏΠ»Π°Π²Π°ΡΠ° Π·Π°ΠΏΠ΅ΡΠ°Ρ Ρ Π΄Π²ΠΎΠΉΠ½Π° ΡΠΎΡΠ½ΠΎΡΡ ΠΈ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° ΠΊΠΎΡΠΈΠ³ΠΈΡΠ°ΠΌΠ΅ ΠΈ ΡΠΎΠ²Π°.β
Π Π°Π·Π»ΠΈΠΊΠ°ΡΠ° ΠΌΠ΅ΠΆΠ΄Ρ FPGA ΠΈ CPU ΠΈΠ»ΠΈ ΠΏΠ΅ΡΡΠΎΠ½Π°Π»ΠΈΠ·ΠΈΡΠ°Π½Π° ASIC Π΅, ΡΠ΅ ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΡΠ΅ ΡΠ° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°Π½ΠΈ ΡΠ°Π±ΡΠΈΡΠ½ΠΎ ΠΈ ΡΠ»Π΅Π΄ ΡΠΎΠ²Π° Π²Π΅ΡΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅ΡΠ΅ Π΄Π° ΠΏΡΠΎΠΌΠ΅Π½ΡΡΠ΅ ΠΌΠ½Π΅Π½ΠΈΠ΅ΡΠΎ ΡΠΈ ΠΎΡΠ½ΠΎΡΠ½ΠΎ ΡΠΈΠΏΠΎΠ²Π΅ΡΠ΅ Π΄Π°Π½Π½ΠΈ, ΠΊΠΎΠΈΡΠΎ ΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»ΡΠ²Π°Ρ ΠΈΠ»ΠΈ Π΅Π»Π΅ΠΌΠ΅Π½ΡΠΈΡΠ΅, ΠΊΠΎΠΈΡΠΎ ΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»ΡΠ²Π°Ρ, ΠΈΠ»ΠΈ ΠΎΡΠ½ΠΎΡΠ½ΠΎ Π΅ΡΡΠ΅ΡΡΠ²ΠΎΡΠΎ Π½Π° Π΄Π°Π½Π½ΠΈΡΠ΅ ΠΏΠΎΡΠΎΠΊ ΠΏΡΠ΅Π· ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎΡΠΎ. FPGA Π²ΠΈ ΠΏΠΎΠ·Π²ΠΎΠ»ΡΠ²Π°Ρ Π΄Π° ΠΏΡΠΎΠΌΠ΅Π½ΠΈΡΠ΅ ΡΠ΅ΡΠ΅Π½ΠΈΠ΅ΡΠΎ ΡΠΈ, Π°ΠΊΠΎ ΡΠ°Π±ΠΎΡΠ½ΠΈΡΠ΅ ΡΡΠ»ΠΎΠ²ΠΈΡ ΡΠ΅ ΠΏΡΠΎΠΌΠ΅Π½ΡΡ.
Π ΠΌΠΈΠ½Π°Π»ΠΎΡΠΎ ΡΠΎΠ²Π° ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²ΠΎ ΠΈΠΌΠ°ΡΠ΅ ΡΠ΅Π½Π°, ΠΊΠΎΠ³Π°ΡΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°Π½Π΅ΡΠΎ Π½Π° FPGA Π½Π΅ Π±Π΅ΡΠ΅ Π·Π° Ρ ΠΎΡΠ° ΡΡΡ ΡΠ»Π°Π±ΠΈ ΡΡΡΡΠ°. ΠΠ΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΠΎ Π΅ Π΄Π° ΡΠ΅ ΠΎΡΠ²ΠΎΡΡΡ ΠΊΠΎΠΌΠΏΠΈΠ»Π°ΡΠΎΡΠΈΡΠ΅ Π½Π° FPGA, Π·Π° Π΄Π° ΡΠ΅ ΠΈΠ½ΡΠ΅Π³ΡΠΈΡΠ°Ρ ΠΏΠΎ-Π΄ΠΎΠ±ΡΠ΅ Ρ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈΡΠ΅, ΠΊΠΎΠΈΡΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠΈΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Ρ Π·Π° ΠΏΠΈΡΠ°Π½Π΅ Π½Π° CPU-ΠΏΠ°ΡΠ°Π»Π΅Π»Π½ΠΈ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ Π½Π° C, C++ ΠΈΠ»ΠΈ Python, ΠΈ Π΄Π° ΡΠ΅ Π²ΡΠ·Π»ΠΎΠΆΠΈ ΡΠ°ΡΡ ΠΎΡ ΡΠ°Π±ΠΎΡΠ°ΡΠ° Π½Π° Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ, ΠΊΠΎΠΈΡΠΎ ΡΡΠΊΠΎΡΡΠ²Π°Ρ ΠΏΡΠΎΡΠ΅Π΄ΡΡΠΈΡΠ΅ Π½Π° FPGA. Π’ΠΎΠ²Π° ΠΏΡΠ°Π²ΠΈ ΡΡΠ΅ΠΊΡΡ Π·Π° ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ Vitis, Π·Π°Ρ ΡΠ°Π½Π²Π°Ρ ML ΠΏΠ»Π°ΡΡΠΎΡΠΌΠΈ ΠΊΠ°ΡΠΎ Caffe ΠΈ TensorFlow, Ρ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ Π·Π° ΠΈΠ·ΠΏΡΠ»Π½Π΅Π½ΠΈΠ΅ Π½Π° ΠΊΠΎΠ½Π²Π΅Π½ΡΠΈΠΎΠ½Π°Π»Π½ΠΈ AI ΠΌΠΎΠ΄Π΅Π»ΠΈ ΠΈΠ»ΠΈ Π΄ΠΎΠ±Π°Π²ΡΠ½Π΅ Π½Π° FPGA Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ ΠΊΡΠΌ Π·Π°Π΄Π°ΡΠΈ ΠΊΠ°ΡΠΎ ΡΡΠ°Π½ΡΠΊΠΎΠ΄ΠΈΡΠ°Π½Π΅ Π½Π° Π²ΠΈΠ΄Π΅ΠΎ, ΡΠ°Π·ΠΏΠΎΠ·Π½Π°Π²Π°Π½Π΅ Π½Π° Π²ΠΈΠ΄Π΅ΠΎ ΠΎΠ±Π΅ΠΊΡΠΈ ΠΈ Π°Π½Π°Π»ΠΈΠ· Π½Π° Π΄Π°Π½Π½ΠΈ. , ΡΠΏΡΠ°Π²Π»Π΅Π½ΠΈΠ΅ Π½Π° ΡΠΈΠ½Π°Π½ΡΠΎΠ²ΠΈΡ ΡΠΈΡΠΊ ΠΈ Π²ΡΡΠΊΠ°ΠΊΠ²ΠΈ ΡΡΠ΅ΡΠΈ -ΠΏΠ°ΡΡΠΈΠΉΠ½ΠΈ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ.
Π’Π°Π·ΠΈ ΠΊΠΎΠ½ΡΠ΅ΠΏΡΠΈΡ Π½Π΅ Π΅ ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΠΎ-ΡΠ°Π·Π»ΠΈΡΠ½Π° ΠΎΡ ΠΏΡΠΎΠ΅ΠΊΡΠ° CUDA Π½Π° Nvidia, ΡΡΠ°ΡΡΠΈΡΠ°Π½ ΠΏΡΠ΅Π΄ΠΈ Π΄Π΅ΡΠ΅ΡΠΈΠ»Π΅ΡΠΈΠ΅, ΠΊΠΎΠΉΡΠΎ ΡΠ°Π·ΡΠΎΠ²Π°ΡΠ²Π° ΠΏΠ°ΡΠ°Π»Π΅Π»Π½ΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ ΠΊΡΠΌ GPU ΡΡΠΊΠΎΡΠΈΡΠ΅Π»ΠΈΡΠ΅, ΠΈΠ»ΠΈ ΠΎΡ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠ°ΡΠΈΡΠΌΠ° ROCm Π½Π° AMD, ΠΈΠ»ΠΈ ΠΎΡ ΠΎΠ±Π΅ΡΠ°Π½ΠΈΠ΅ΡΠΎ Π½Π° ΠΏΡΠΎΠ΅ΠΊΡΠ° OneAPI Π½Π° Intel, ΠΊΠΎΠΉΡΠΎ ΡΡΡΠ±Π²Π° Π΄Π° ΡΠ°Π±ΠΎΡΠΈ Π½Π° ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ CPU, GPU ΠΈ FPGA.
ΠΠ΄ΠΈΠ½ΡΡΠ²Π΅Π½ΠΈΡΡ Π²ΡΠΏΡΠΎΡ Π΅ ΠΊΠ°ΠΊ Π²ΡΠΈΡΠΊΠΈ ΡΠ΅Π·ΠΈ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈ ΡΠ΅ Π±ΡΠ΄Π°Ρ ΡΠ²ΡΡΠ·Π°Π½ΠΈ Π·Π°Π΅Π΄Π½ΠΎ, ΡΠ°ΠΊΠ° ΡΠ΅ Π²ΡΠ΅ΠΊΠΈ ΡΠΎΠ²Π΅ΠΊ Π΄Π° ΠΌΠΎΠΆΠ΅ Π΄Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ° Π½Π°Π±ΠΎΡ ΠΎΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΠΌΠΎΡΠ½ΠΎΡΡΠΈ ΠΏΠΎ ΡΠ²ΠΎΠ΅ ΡΡΠΌΠΎΡΡΠ΅Π½ΠΈΠ΅. Π’ΠΎΠ²Π° Π΅ Π²Π°ΠΆΠ½ΠΎ, Π·Π°ΡΠΎΡΠΎ FPGA ΡΠ° ΡΡΠ°Π½Π°Π»ΠΈ ΠΏΠΎ-ΡΠ»ΠΎΠΆΠ½ΠΈ, ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΠΎ-ΡΠ»ΠΎΠΆΠ½ΠΈ ΠΎΡ Π²ΡΠ΅ΠΊΠΈ ΠΎΡ Π½Π°Π»ΠΈΡΠ½ΠΈΡΠ΅ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠΈ. Π’Π΅ ΡΠ° ΠΏΡΠΎΠΈΠ·Π²Π΅Π΄Π΅Π½ΠΈ Ρ ΠΏΠΎΠΌΠΎΡΡΠ° Π½Π° Π½Π°ΠΉ-ΠΌΠΎΠ΄Π΅ΡΠ½ΠΈΡΠ΅ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΡΡΠ²Π΅Π½ΠΈ ΠΏΡΠΎΡΠ΅ΡΠΈ ΠΈ Π½Π°ΠΉ-ΠΌΠΎΠ΄Π΅ΡΠ½ΠΈΡΠ΅ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ Π·Π° ΠΎΠΏΠ°ΠΊΠΎΠ²Π°Π½Π΅ Π½Π° ΡΠΈΠΏΠΎΠ²Π΅. Π ΡΠ΅ ΡΠ΅ Π½Π°ΠΌΠ΅ΡΡΡ ΡΠ²ΠΎΡΡΠ° Π½ΠΈΡΠ°, ΡΡΠΉ ΠΊΠ°ΡΠΎ Π²Π΅ΡΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° Π³ΡΠ±ΠΈΠΌ Π²ΡΠ΅ΠΌΠ΅, ΠΏΠ°ΡΠΈ, Π΅Π½Π΅ΡΠ³ΠΈΡ ΠΈ ΠΈΠ½ΡΠ΅Π»Π΅ΠΊΡ - Π²ΡΠΈΡΠΊΠΎ ΡΠΎΠ²Π° ΡΠ° ΡΠ²ΡΡΠ΄Π΅ ΡΠΊΡΠΏΠΈ ΡΠ΅ΡΡΡΡΠΈ.
βFPGA ΠΏΡΠ΅Π΄Π»Π°Π³Π°Ρ ΡΠ΅Ρ
Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ½ΠΈ ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²Π°β, ΠΊΠ°Π·Π²Π° ΠΠΎΠ»ΡΠ΅Π½Ρ. β Π ΡΠΎΠ²Π° Π½Π΅ Π΅ ΠΏΡΠΎΡΡΠΎ ΠΎΠ±ΠΈΡΠ°ΠΉΠ½Π°ΡΠ° ΡΠ΅ΠΊΠ»Π°ΠΌΠ° Π·Π° Π°Π΄Π°ΠΏΡΠΈΠ²Π½ΠΎΡΡ ΠΈ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡ Π·Π° ΠΏΡΠ΅ΠΊΠΎΠ½ΡΠΈΠ³ΡΡΠΈΡΠ°Π½Π΅. ΠΡΠ² Π²ΡΠΈΡΠΊΠΈ Π²Π°ΠΆΠ½ΠΈ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ - ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, Π°Π½Π°Π»ΠΈΠ· Π½Π° Π³ΡΠ°ΡΠΈΠΊΠΈ, Π²ΠΈΡΠΎΠΊΠΎΡΠΊΠΎΡΠΎΡΡΠ½Π° ΡΡΡΠ³ΠΎΠ²ΠΈΡ ΠΈ Π΄Ρ. - ΡΠ΅ ΠΈΠΌΠ°Ρ ΡΠΏΠΎΡΠΎΠ±Π½ΠΎΡΡΡΠ° Π΄Π° Π°Π΄Π°ΠΏΡΠΈΡΠ°Ρ ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½Π° Π·Π°Π΄Π°ΡΠ° Π½Π΅ ΡΠ°ΠΌΠΎ ΠΏΡΡΡ Π½Π° ΡΠ°Π·ΠΏΡΠΎΡΡΡΠ°Π½Π΅Π½ΠΈΠ΅ Π½Π° Π΄Π°Π½Π½ΠΈΡΠ΅, Π½ΠΎ ΠΈ Π°ΡΡ
ΠΈΡΠ΅ΠΊΡΡΡΠ°ΡΠ° Π½Π° ΠΏΠ°ΠΌΠ΅ΡΡΠ° - ΠΊΠ°ΠΊ Π΄Π°Π½Π½ΠΈΡΠ΅ ΡΠ΅ Π΄Π²ΠΈΠΆΠ°Ρ Π² ΡΠ°ΠΌΠΊΠΈΡΠ΅ Π½Π° ΡΠΈΠΏΠ°. FPGA ΡΡΡΠΎ ΠΈΠΌΠ°Ρ ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΠΎΠ²Π΅ΡΠ΅ ΠΏΠ°ΠΌΠ΅Ρ, Π²Π³ΡΠ°Π΄Π΅Π½Π° Π² ΡΡΡ
, ΠΎΡΠΊΠΎΠ»ΠΊΠΎΡΠΎ Π΄ΡΡΠ³ΠΈ ΡΡΡΡΠΎΠΉΡΡΠ²Π°. Π’ΡΡΠ±Π²Π° ΡΡΡΠΎ ΡΠ°ΠΊΠ° Π΄Π° ΡΠ΅ Π²Π·Π΅ΠΌΠ΅ ΠΏΡΠ΅Π΄Π²ΠΈΠ΄, ΡΠ΅ Π°ΠΊΠΎ Π΄Π°Π΄Π΅Π½Π° Π·Π°Π΄Π°ΡΠ° Π½Π΅ ΡΠ΅ ΠΏΠΎΠ±ΠΈΡΠ° Π² Π΅Π΄Π½Π° FPGA, ΠΌΠΎΠΆΠ΅ΡΠ΅ Π΄Π° Ρ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°ΡΠ΅ Π² ΠΌΠ½ΠΎΠΆΠ΅ΡΡΠ²ΠΎ ΡΠΈΠΏΠΎΠ²Π΅, Π±Π΅Π· Π΄Π° ΡΠ΅ Π½Π°ΡΡΠΊΠ²Π°ΡΠ΅ Π½Π° Π½Π΅Π΄ΠΎΡΡΠ°ΡΡΡΠΈΡΠ΅, ΠΊΠΎΠΈΡΠΎ Π²ΠΈ ΠΎΡΠ°ΠΊΠ²Π°Ρ, ΠΊΠΎΠ³Π°ΡΠΎ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°ΡΠ΅ Π·Π°Π΄Π°ΡΠΈ Π² ΠΌΠ½ΠΎΠΆΠ΅ΡΡΠ²ΠΎ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠΈ ΠΈΠ»ΠΈ Π³ΡΠ°ΡΠΈΡΠ½ΠΈ ΠΏΡΠΎΡΠ΅ΡΠΎΡΠΈ.
ΠΠ·ΡΠΎΡΠ½ΠΈΠΊ: www.habr.com