
ΠΠ΅ Π΅ Π½Π΅ΠΎΠ±Ρ
ΠΎΠ΄ΠΈΠΌΠΎ Π΄Π° Π±ΡΠ΄Π΅Ρ ΡΠ°Π·ΡΠ°Π±ΠΎΡΡΠΈΠΊ Π½Π° ΡΠΈΠΏΠΎΠ²Π΅, Π·Π° Π΄Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°Ρ Π·Π° FPGA, ΠΊΠ°ΠΊΡΠΎ Π½Π΅ Π΅ Π½Π΅ΠΎΠ±Ρ
ΠΎΠ΄ΠΈΠΌΠΎ Π΄Π° ΡΠΈ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡ Π½Π° C++, Π·Π° Π΄Π° ΠΏΠΈΡΠ΅Ρ ΠΊΠΎΠ΄ Π½Π° Java. ΠΡΠΏΡΠ΅ΠΊΠΈ ΡΠΎΠ²Π°, Π² Π΄Π²Π΅ΡΠ΅ ΡΠΈΡΡΠ°ΡΠΈΠΈ Π²Π΅ΡΠΎΡΡΠ½ΠΎ Π±ΠΈ Π±ΠΈΠ»ΠΎ ΠΏΠΎΠ»Π΅Π·Π½ΠΎ.
Π¦Π΅Π»ΡΠ° Π½Π° ΠΊΠΎΠΌΠ΅ΡΡΠΈΠ°Π»ΠΈΠ·Π°ΡΠΈΡΡΠ° Π½Π° Π΄Π²Π΅ΡΠ΅ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ, Java ΠΈ FPGA, Π΅ Π΄Π° ΠΎΠΏΡΠΎΠ²Π΅ΡΠ³Π°Π΅ ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΎΡΠΎ ΡΠ²ΡΡΠ΄Π΅Π½ΠΈΠ΅. ΠΠΎΠ±ΡΠ°ΡΠ° Π½ΠΎΠ²ΠΈΠ½Π° Π·Π° FPGA Π΅, ΡΠ΅ Ρ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅ΡΠΎ Π½Π° ΠΏΠΎΠ΄Ρ ΠΎΠ΄ΡΡΠΈ Π½ΠΈΠ²Π° Π½Π° Π°Π±ΡΡΡΠ°ΠΊΡΠΈΡ ΠΈ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠ°Π»Π½ΠΈ ΠΊΠΎΠΌΠΏΠ»Π΅ΠΊΡΠΈ ΠΏΡΠ΅Π· ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΡΠ΅ 35 Π³ΠΎΠ΄ΠΈΠ½ΠΈ, ΠΎΡΠΊΠ°ΠΊΡΠΎ Π±Π΅ΡΠ΅ ΠΈΠ·ΠΎΠ±ΡΠ΅ΡΠ΅Π½ΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠ΅ΠΌΠΎΡΠΎ Π»ΠΎΠ³ΠΈΡΠ΅ΡΠΊΠΎ ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎ, ΡΡΠ°Π²Π° Π²ΡΠ΅ ΠΏΠΎ-Π»Π΅ΡΠ½ΠΎ Π΄Π° ΡΠ΅ ΡΡΠ·Π΄Π°Π²Π°Ρ Π°Π»Π³ΠΎΡΠΈΡΠΌΠΈ ΠΈ ΠΏΠΎΡΠΎΡΠΈ Π΄Π°Π½Π½ΠΈ Π·Π° FPGA Π²ΠΌΠ΅ΡΡΠΎ Π·Π° CPU, DSP, GPU ΠΈΠ»ΠΈ Π²ΡΡΠΊΠ°ΠΊΠ²ΠΈ Π΄ΡΡΠ³ΠΈ ΡΠ°Π·Π½ΠΎΠ²ΠΈΠ΄Π½ΠΎΡΡΠΈ Π½Π° ΡΠΏΠ΅ΡΠΈΠ°Π»ΠΈΠ·ΠΈΡΠ°Π½ΠΈ ASIC.
Π£Π΄ΠΈΠ²ΠΈΡΠ΅Π»Π½Π°ΡΠ° Π½Π°Π²ΡΠ΅ΠΌΠ΅Π½Π½ΠΎΡΡ Π½Π° ΡΡΡ
Π½ΠΎΡΠΎ ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ ΡΠ΅ ΠΏΡΠΎΡΠ²ΡΠ²Π° Π² ΠΌΠΎΠΌΠ΅Π½ΡΠ°, Π² ΠΊΠΎΠΉΡΠΎ CPU Π½Π΅ ΠΌΠΎΠ³Π°Ρ ΠΏΠΎΠ²Π΅ΡΠ΅ Π΄Π° ΠΎΡΡΠ°Π½Π°Ρ Π΅Π΄ΠΈΠ½ΡΡΠ²Π΅Π½ΠΈΡΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π΅Π½ ΠΌΠΎΠ΄ΡΠ». Π΄Π°ΡΠ°-ΡΠ΅Π½ΡΡΠΎΠ²Π΅ Π·Π° ΠΈΠ·Π²ΡΡΡΠ²Π°Π½Π΅ Π½Π° ΠΌΠ½ΠΎΠΆΠ΅ΡΡΠ²ΠΎ Π·Π°Π΄Π°ΡΠΈ β ΠΏΠΎ Π½Π°ΠΉ-ΡΠ°Π·Π½ΠΎΠΎΠ±ΡΠ°Π·Π½ΠΈ ΠΏΡΠΈΡΠΈΠ½ΠΈ β FPGA Π΄ΠΎΡΡΠΈΠ³Π½Π°Ρ
Π° ΡΠ²ΠΎΡΡΠ° Π΅ΡΠ΅ΠΊΡΠΈΠ²Π½ΠΎΡΡ, ΠΏΡΠ΅Π΄Π»Π°Π³Π°ΡΠ° Π±ΡΡΠ·ΠΈΠ½Π°, ΠΌΠ°Π»ΠΊΠΈ Π·Π°ΠΊΡΡΠ½Π΅Π½ΠΈΡ, ΠΌΡΠ΅ΠΆΠΎΠ²ΠΈ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ ΠΈ ΠΏΠ°ΠΌΠ΅Ρ β Ρ
Π΅ΡΠ΅ΡΠΎΠ³Π΅Π½Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ Π½Π° ΡΡΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΠΈΡΠ΅ FPGA SoC, ΠΏΡΠ΅Π΄ΡΡΠ°Π²Π»ΡΠ²Π°ΡΠΈ ΠΏΡΠ°ΠΊΡΠΈΡΠ΅ΡΠΊΠΈ ΠΏΡΠ»Π½ΠΎΡΠ΅Π½Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ. ΠΡΠΏΡΠ΅ΠΊΠΈ ΡΠΎΠ²Π°, FPGA ΡΡΠΏΠ΅ΡΠ½ΠΎ ΡΡΡΠ΅ΡΠ°Π²Π°Ρ ΠΈ Ρ Π΄ΡΡΠ³ΠΈ ΡΡΡΡΠΎΠΉΡΡΠ²Π° Π² Ρ
ΠΈΠ±ΡΠΈΠ΄Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ ΠΈ, ΠΏΠΎ Π½Π°ΡΠ΅ ΠΌΠ½Π΅Π½ΠΈΠ΅, Π΅Π΄Π²Π° Π·Π°ΠΏΠΎΡΠ²Π°Ρ Π΄Π° Π½Π°ΠΌΠΈΡΠ°Ρ ΡΠ²ΠΎΠ΅ΡΠΎ Π·Π°ΠΊΠΎΠ½Π½ΠΎ ΠΌΡΡΡΠΎ Π² ΠΉΠ΅ΡΠ°ΡΡ
ΠΈΡΡΠ° Π½Π° ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡΡΠ°.
ΠΠ°ΡΠΎΠ²Π° ΠΎΡΠ³Π°Π½ΠΈΠ·ΠΈΡΠ°Ρ
ΠΌΠ΅ ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΡΡΠ° The Next FPGA Platform Π² Π‘Π°Π½ Π₯ΠΎΡΠ΅ Π½Π° 22 ΡΠ½ΡΠ°ΡΠΈ. ΠΡΡΠ΅ΡΡΠ²Π΅Π½ΠΎ, Π΅Π΄ΠΈΠ½ ΠΎΡ ΠΎΡΠ½ΠΎΠ²Π½ΠΈΡΠ΅ Π΄ΠΎΡΡΠ°Π²ΡΠΈΡΠΈ Π½Π° FPGA Π² ΡΠ²Π΅ΡΠ° ΠΈ ΠΏΠΈΠΎΠ½Π΅Ρ Π² ΡΠ°Π·ΠΈ ΠΎΠ±Π»Π°ΡΡ Π΅ ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΡΡΠ° Xilinx. ΠΠ²ΠΎ ΠΠΎΠ»ΡΠ΅Π½Ρ, ΡΡΠ°ΡΡΠΈ Π²ΠΈΡΠ΅ΠΏΡΠ΅Π·ΠΈΠ΄Π΅Π½Ρ ΠΈ ΡΠ΅Ρ
Π½ΠΈΡΠ΅ΡΠΊΠΈ Π΄ΠΈΡΠ΅ΠΊΡΠΎΡ Π½Π° Xilinx, ΠΈΠ·Π½Π΅ΡΠ΅ Π΄ΠΎΠΊΠ»Π°Π΄ Π½Π° ΠΊΠΎΠ½ΡΠ΅ΡΠ΅Π½ΡΠΈΡΡΠ° ΠΈ Π½ΠΈ ΡΠ°Π·ΠΊΠ°Π·Π° Π·Π° ΡΠ²ΠΎΠΈΡΠ΅ ΡΡΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΠΈ ΡΠ°Π·ΠΌΠΈΡΠ»ΠΈ ΠΎΡΠ½ΠΎΡΠ½ΠΎ ΡΠΎΠ²Π° ΠΊΠ°ΠΊ Xilinx ΠΏΠΎΠΌΠ°Π³Π° Π·Π° ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ΡΠΎ Π½Π° Π°Π΄Π°ΠΏΡΠΈΠ²Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠΈΡΡΠ΅ΠΌΠΈ Π·Π° Π΄Π°ΡΠ° ΡΠ΅Π½ΡΡΠΎΠ²Π΅.
ΠΠ° ΡΠΈΡΡΠ΅ΠΌΠ½ΠΈΡΠ΅ Π°ΡΡ ΠΈΡΠ΅ΠΊΡΠΈ ΠΈ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠΈ ΠΈΠΌ ΠΎΡΠ½Π΅ Π΄ΡΡ ΠΎΠ²Π½ΠΎ Π²ΡΠ΅ΠΌΠ΅ΡΠΎ, Π·Π° Π΄Π° ΡΡΠΈΠ³Π½Π°Ρ Π΄ΠΎ Ρ Π΅ΡΠ΅ΡΠΎΠ³Π΅Π½Π΅Π½ Π΄Π°ΡΠ° ΡΠ΅Π½ΡΡΡ, Π² ΠΊΠΎΠΉΡΠΎ ΡΠ΅ Π±ΡΠ΄Π°Ρ ΠΏΡΠ΅Π΄ΡΡΠ°Π²Π΅Π½ΠΈ ΠΊΠΎΠΌΠΏΡΡΡΡΠ½ΠΈ ΡΠ΅ΡΡΡΡΠΈ ΠΎΡ ΡΠ°Π·Π»ΠΈΡΠ΅Π½ ΡΠΈΠΏ, ΡΠ΅ΡΠ°Π²Π°ΡΠΈ Π·Π°Π΄Π°ΡΠΈ ΠΏΠΎ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ, ΡΡΡ ΡΠ°Π½Π΅Π½ΠΈΠ΅ ΠΈ ΠΎΡΠ³Π°Π½ΠΈΠ·ΠΈΡΠ°Π½Π΅ Π½Π° ΠΌΡΠ΅ΠΆΠΈ. Π’ΠΎΠ²Π° ΠΈΠ·Π³Π»Π΅ΠΆΠ΄Π° Π½Π΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΠΎ, ΡΡΠΉ ΠΊΠ°ΡΠΎ ΡΠ»Π΅Π΄Π²Π°Π½Π΅ΡΠΎ Π½Π° Π·Π°ΠΊΠΎΠ½Π° Π½Π° ΠΡΡ Ρ ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ ΠΠΠΠ ΡΡΠ°Π²Π° Π²ΡΠ΅ ΠΏΠΎ-ΡΡΡΠ΄Π½ΠΎ. ΠΠΎΠΊΠ°ΡΠΎ Π΅Π·ΠΈΠΊΡΡ Π½ΠΈ Π²ΡΠ΅ ΠΎΡΠ΅ Π΅ ΡΠ²ΡΡΠ·Π°Π½ Ρ CPU ΠΈ Π²ΡΠ΅ ΠΎΡΠ΅ Π³ΠΎΠ²ΠΎΡΠΈΠΌ Π·Π° βΡΡΠΊΠΎΡΠ΅Π½ΠΈΠ΅ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡβ, ΠΈΠΌΠ°ΠΉΠΊΠΈ ΠΏΡΠ΅Π΄Π²ΠΈΠ΄ ΠΏΠΎΠ΄ΠΎΠ±ΡΡΠ²Π°Π½Π΅ Π½Π° ΡΠ°Π±ΠΎΡΠ°ΡΠ° Π½Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ΅ Π² ΡΡΠ°Π²Π½Π΅Π½ΠΈΠ΅ Ρ ΡΠΎΠ²Π°, ΠΊΠΎΠ΅ΡΠΎ ΠΌΠΎΠΆΠ΅ Π΄Π° ΡΠ΅ ΠΏΠΎΡΡΠΈΠ³Π½Π΅ ΡΠ°ΠΌΠΎ Ρ CPU. Π‘Π»Π΅Π΄ ΠΈΠ·Π²Π΅ΡΡΠ½ΠΎ Π²ΡΠ΅ΠΌΠ΅ Π΄Π°ΡΠ° ΡΠ΅Π½ΡΡΠΎΠ²Π΅ΡΠ΅ ΡΠ΅ ΡΠ΅ ΡΡΠ°Π½ΡΡΠΎΡΠΌΠΈΡΠ°Ρ Π² Π½Π°Π±ΠΎΡΠΈ ΠΎΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΠΌΠΎΡΠ½ΠΎΡΡΠΈ, Ρ ΡΠ°Π½ΠΈΠ»ΠΈΡΠ° Π½Π° Π΄Π°Π½Π½ΠΈ ΠΈ ΠΏΡΠΎΡΠΎΠΊΠΎΠ»ΠΈ, ΡΠ²ΡΡΠ·Π²Π°ΡΠΈ Π²ΡΠΈΡΠΊΠΎ Π·Π°Π΅Π΄Π½ΠΎ, ΠΈ ΡΠ΅ ΡΠ΅ Π²ΡΡΠ½Π΅ΠΌ ΠΊΡΠΌ ΡΠ°ΠΊΠΈΠ²Π° ΡΠ΅ΡΠΌΠΈΠ½ΠΈ ΠΊΠ°ΡΠΎ βΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡβ ΠΈ βΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡβ. Π₯ΠΈΠ±ΡΠΈΠ΄Π½ΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ ΡΠ΅ ΡΡΠ°Π½Π°Ρ ΡΠ°ΠΊΠ°Π²Π° Π½ΠΎΡΠΌΠ°, ΠΊΠ°ΠΊΠ²Π°ΡΠΎ Π΄Π½Π΅ΡΠ½ΠΈΡΠ΅ βΠΎΠ±Π»Π°ΡΠ½ΠΈβ ΡΡΠ»ΡΠ³ΠΈ, ΡΠ°Π±ΠΎΡΠ΅ΡΠΈ Π½Π° ΠΎΡΠ½ΠΎΠ²Π°ΡΠ° Π½Π° ΠΎΠ±ΠΈΠΊΠ½ΠΎΠ²Π΅Π½ΠΈ ΠΈΠ»ΠΈ Π²ΠΈΡΡΡΠ°Π»Π½ΠΈ ΠΌΠ°ΡΠΈΠ½ΠΈ, ΠΈ Π² Π½ΡΠΊΠ°ΠΊΡΠ² ΠΌΠΎΠΌΠ΅Π½Ρ ΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°ΠΌΠ΅ ΠΏΡΠΎΡΡΠΎ ΡΠ΅ΡΠΌΠΈΠ½Π° βΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡβ Π·Π° ΠΎΠΏΠΈΡΠ°Π½ΠΈΠ΅ Π½Π° ΡΡΡ Π½Π°ΡΠ° ΡΠ°Π±ΠΎΡΠ°. Π Π΅Π΄ΠΈΠ½ ΠΌΠΎΠΌΠ΅Π½Ρ β ΠΈ Π²Π΅ΡΠΎΡΡΠ½ΠΎ Π½Π°ΡΡΡΠΏΠ»Π΅Π½ΠΈΠ΅ΡΠΎ Π½Π° ΡΠ°Π·ΠΈ Π΅ΡΠ° ΡΠ΅ Π±ΡΠ΄Π΅ Π°ΠΊΡΠΈΠ²Π½ΠΎ ΠΏΠΎΠ΄ΠΏΠΎΠΌΠΎΠ³Π½Π°ΡΠΎ ΠΎΡ FPGA β ΠΎΡΠ½ΠΎΠ²ΠΎ ΡΠ΅ Π½Π°ΡΠ΅ΡΠ΅ΠΌ ΡΠΎΠ²Π° ΠΎΠ±ΡΠ°Π±ΠΎΡΠΊΠ° Π½Π° Π΄Π°Π½Π½ΠΈ.
ΠΠ° Π²Π½Π΅Π΄ΡΡΠ²Π°Π½Π΅ΡΠΎ Π½Π° FPGA Π² Π΄Π°ΡΠ° ΡΠ΅Π½ΡΡΠΎΠ²Π΅ΡΠ΅ ΡΠ΅ Π΅ Π½ΡΠΆΠ½ΠΎ Π΄Π° ΡΠ΅ ΠΏΡΠΎΠΌΠ΅Π½ΠΈ Π½Π°ΡΠΈΠ½Π° Π½Π° ΠΌΠΈΡΠ»Π΅Π½Π΅. βΠ Π°Π·ΡΡΠΆΠ΄Π°Π²Π°ΠΉΠΊΠΈ Π·Π° Π½Π°ΡΠΈΠ½ΠΈ Π·Π° ΡΡΠΊΠΎΡΡΠ²Π°Π½Π΅ Π½Π° Π΄Π½Π΅ΡΠ½ΠΈΡΠ΅ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ, ΡΡΡΠ±Π²Π° Π΄Π° ΡΠ΅ Π²ΡΡΠ½Π΅ΠΌ Π΄ΠΎ ΠΎΡΠ½ΠΎΠ²ΠΈΡΠ΅ Π½Π° ΡΠΎΠ²Π° ΠΊΠ°ΠΊ ΡΠ΅ ΠΈΠ·ΠΏΡΠ»Π½ΡΠ²Π°Ρ, ΠΊΠ°ΠΊΠ²ΠΈ ΡΠ΅ΡΡΡΡΠΈ ΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Ρ, Π·Π° ΠΊΠ°ΠΊΠ²ΠΎ ΠΎΡΠΈΠ²Π° Π²ΡΠ΅ΠΌΠ΅ΡΠΎβ, ΠΎΠ±ΡΡΠ½ΡΠ²Π° ΠΠΎΠ»ΡΠ΅Π½Ρ. β ΠΡΠΆΠ½ΠΎ Π΅ Π΄Π° ΡΠ΅ ΠΈΠ·ΡΠ»Π΅Π΄Π²Π° ΠΎΠ±ΡΠΈΡΡ ΠΏΡΠΎΠ±Π»Π΅ΠΌ, ΠΊΠΎΠΉΡΠΎ ΡΠ΅ ΠΎΠΏΠΈΡΠ²Π°ΡΠ΅ Π΄Π° ΡΠ΅ΡΠΈΡΠ΅. ΠΠ½ΠΎΠ³ΠΎ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ, ΡΠ°Π±ΠΎΡΠ΅ΡΠΈ Π² Π΄Π°ΡΠ° ΡΠ΅Π½ΡΡΠΎΠ²Π΅ΡΠ΅ Π΄Π½Π΅Ρ, ΡΠ΅ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°Ρ, ΠΈΠ·ΠΈΡΠΊΠ²Π°ΠΉΠΊΠΈ Π³ΠΎΠ»ΡΠΌΠΎ ΠΊΠΎΠ»ΠΈΡΠ΅ΡΡΠ²ΠΎ ΡΠ΅ΡΡΡΡΠΈ. ΠΠ΅ΠΊΠ° Π²Π·Π΅ΠΌΠ΅ΠΌ Π·Π° ΠΏΡΠΈΠΌΠ΅Ρ ΠΌΠ°ΡΠΈΠ½Π½ΠΎΡΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°ΡΠΎ ΠΎΠ³ΡΠΎΠΌΠ½ΠΎ ΠΊΠΎΠ»ΠΈΡΠ΅ΡΡΠ²ΠΎ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ Π²ΡΠ·Π»ΠΈ. ΠΠΎ ΠΊΠΎΠ³Π°ΡΠΎ Π³ΠΎΠ²ΠΎΡΠΈΠΌ Π·Π° ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠ΅, ΡΡΡΠ±Π²Π° Π΄Π° ΠΌΠΈΡΠ»ΠΈΠΌ Π½Π΅ ΡΠ°ΠΌΠΎ Π·Π° ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠ΅ Π½Π° ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡΡΠ°, Π° ΠΈ Π·Π° ΡΡΠΊΠΎΡΠ΅Π½ΠΈΠ΅ Π½Π° ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΠ°ΡΠ°.
ΠΠ°ΠΏΡΠΈΠΌΠ΅Ρ, ΠΏΡΠΈ ΠΎΠΏΠ΅ΡΠ°ΡΠΈΠΈΡΠ΅, ΡΠ²ΡΡΠ·Π°Π½ΠΈ Ρ ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, ΠΊΠΎΠΈΡΠΎ ΠΠΎΠ»ΡΠ΅Π½Ρ Π΅ ΠΈΠ·ΡΡΠ°Π²Π°Π» Π½Π° ΠΏΡΠ°ΠΊΡΠΈΠΊΠ°, ΠΎΠΊΠΎΠ»ΠΎ 50% ΠΎΡ Π²ΡΠ΅ΠΌΠ΅ΡΠΎ ΡΠ΅ ΠΎΡΠ΄Π΅Π»Ρ Π·Π° ΠΏΡΠ΅Ρ Π²ΡΡΠ»ΡΠ½Π΅ Π½Π° Π΄Π°Π½Π½ΠΈ Π½Π°ΠΏΡΠ΅Π΄ ΠΈ Π½Π°Π·Π°Π΄ ΠΌΠ΅ΠΆΠ΄Ρ ΡΠ°Π·ΠΏΡΠ΅Π΄Π΅Π»Π΅Π½ΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠ΅ΡΡΡΡΠΈ, Π° ΡΠ°ΠΌΠΎ ΠΎΡΡΠ°Π²ΠΈΠ»Π°ΡΠ° ΠΏΠΎΠ»ΠΎΠ²ΠΈΠ½Π° ΠΎΡ Π²ΡΠ΅ΠΌΠ΅ΡΠΎ ΡΠ΅ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π° Π·Π° ΡΠ°ΠΌΠΈΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ.
Π’ΡΠΊ, ΡΠΏΠΎΡΠ΅Π΄ ΠΌΠ΅Π½, FPGA ΠΌΠΎΠΆΠ΅ Π΄Π° ΠΏΠΎΠΌΠΎΠ³Π½Π΅, ΡΡΠΉ ΠΊΠ°ΡΠΎ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° ΠΎΠΏΡΠΈΠΌΠΈΠ·ΠΈΡΠ°ΠΌΠ΅ ΠΊΠ°ΠΊΡΠΎ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈΡΠ΅ Π°ΡΠΏΠ΅ΠΊΡΠΈ, ΡΠ°ΠΊΠ° ΠΈ Π°ΡΠΏΠ΅ΠΊΡΠΈΡΠ΅ Π½Π° ΠΏΡΠ΅Π΄Π°Π²Π°Π½Π΅ Π½Π° Π΄Π°Π½Π½ΠΈ Π·Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅ΡΠΎ. Π ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° Π³ΠΎ ΠΏΡΠ°Π²ΠΈΠΌ Π½Π° Π½ΠΈΠ²ΠΎ ΠΎΠ±ΡΠ° ΠΈΠ½ΡΡΠ°ΡΡΡΡΠΊΡΡΡΠ° ΠΈ Π½Π° Π½ΠΈΠ²ΠΎ ΡΠΈΠΏ. Π’ΠΎΠ²Π° Π΅ Π΅Π΄Π½ΠΎ ΠΎΡ Π³ΠΎΠ»Π΅ΠΌΠΈΡΠ΅ ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²Π° Π½Π° FPGA, ΠΏΠΎΠ·Π²ΠΎΠ»ΡΠ²Π°ΡΠ° ΠΈΠ·Π³ΡΠ°ΠΆΠ΄Π°Π½Π΅ΡΠΎ Π½Π° ΠΊΠΎΠΌΡΠ½ΠΈΠΊΠ°ΡΠΈΠΎΠ½Π½ΠΈ ΠΌΡΠ΅ΠΆΠΈ, Π°Π΄Π°ΠΏΡΠΈΡΠ°Π½ΠΈ ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΠΈΡΠ΅ Π½ΡΠΆΠ΄ΠΈ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅ΡΠΎ. ΠΠ°Π±Π»ΡΠ΄Π°Π²Π°ΠΉΠΊΠΈ ΡΠΈΠΏΠΈΡΠ½ΠΈΡΠ΅ Π·Π°ΠΊΠΎΠ½ΠΎΠΌΠ΅ΡΠ½ΠΎΡΡΠΈ ΠΏΡΠΈ ΠΏΡΠ΅ΠΌΠ΅ΡΡΠ²Π°Π½Π΅ΡΠΎ Π½Π° Π΄Π°Π½Π½ΠΈ Π² Π·Π°Π΄Π°ΡΠΈ, ΡΠ²ΡΡΠ·Π°Π½ΠΈ Ρ ΠΈΠ·ΠΊΡΡΡΠ²Π΅Π½ΠΈΡ ΠΈΠ½ΡΠ΅Π»Π΅ΠΊΡ, Π½Π΅ Π²ΠΈΠΆΠ΄Π°ΠΌ Π½ΡΠΆΠ΄Π° ΠΎΡ ΡΠ»ΠΎΠΆΠ½Π° Π°ΡΡ ΠΈΡΠ΅ΠΊΡΡΡΠ°, ΠΎΡΠ½ΠΎΠ²Π°Π½Π° Π½Π° ΠΊΠΎΠΌΡΡΠ°ΡΠΎΡΠΈ. ΠΠΎΠΆΠ΅ Π΄Π° Π±ΡΠ΄Π΅ ΠΈΠ·Π³ΡΠ°Π΄Π΅Π½Π° ΠΌΡΠ΅ΠΆΠ° Ρ Π³ΠΎΠ»ΡΠΌ ΠΏΠΎΡΠΎΠΊ ΠΎΡ Π΄Π°Π½Π½ΠΈ. Π‘ΡΡΠΎΡΠΎ Π²Π°ΠΆΠΈ ΠΈ Π·Π° Π·Π°Π΄Π°ΡΠΈΡΠ΅ Π·Π° ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ Π½Π° Π½Π΅Π²ΡΠΎΠ½Π½ΠΈ ΠΌΡΠ΅ΠΆΠΈ β ΠΌΠΎΠΆΠ΅ Π΄Π° Π±ΡΠ΄Π΅ ΠΈΠ·Π³ΡΠ°Π΄Π΅Π½Π° ΠΌΡΠ΅ΠΆΠ° Ρ ΠΊΠ»Π΅ΡΠΊΠΈ, Ρ ΡΠ°Π·ΠΌΠ΅ΡΠΈ Π½Π° ΠΏΠ°ΠΊΠ΅ΡΠΈΡΠ΅, Π°Π΄Π°ΠΏΡΠΈΡΠ°ΡΠΈ ΡΠ΅ ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½Π°ΡΠ° Π·Π°Π΄Π°ΡΠ°. Π‘ ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅ΡΠΎ Π½Π° FPGA ΠΌΠΎΠΆΠ΅ΠΌ ΠΌΠ½ΠΎΠ³ΠΎ ΡΠΎΡΠ½ΠΎ Π΄Π° ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°Π½Π΅ ΠΈ Π°Π΄Π°ΠΏΡΠΈΡΠ°ΠΌΠ΅ ΠΏΡΠΎΡΠΎΠΊΠΎΠ»ΠΈΡΠ΅ Π·Π° ΠΏΡΠ΅Π΄Π°Π²Π°Π½Π΅ Π½Π° Π΄Π°Π½Π½ΠΈ ΠΈ ΡΠΎΠΏΠΎΠ»ΠΎΠ³ΠΈΡΡΠ° Π½Π° ΡΡ Π΅ΠΌΠ°ΡΠ° ΠΊΡΠΌ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½ΠΎΡΠΎ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅. Π ΠΏΡΠΈ ΠΌΠ°ΡΠΈΠ½Π½ΠΎΡΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ ΡΡΡΠΎ Π΅ ΡΡΠ½ΠΎ, ΡΠ΅ Π½Π΅ ΡΠ΅ Π½ΡΠΆΠ΄Π°Π΅ΠΌ ΠΎΡ ΡΠΈΡΠ»Π° Ρ Π΄Π²ΠΎΠΉΠ½Π° ΠΏΠ»Π°Π²Π°ΡΠ° Π·Π°ΠΏΠ΅ΡΠ°Ρ ΠΈ ΡΠΎΠ²Π° ΡΡΡΠΎ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° Π°Π΄Π°ΠΏΡΠΈΡΠ°ΠΌΠ΅.
Π Π°Π·Π»ΠΈΠΊΠ°ΡΠ° ΠΌΠ΅ΠΆΠ΄Ρ FPGA ΠΈ CPU ΠΈΠ»ΠΈ ΡΠΏΠ΅ΡΠΈΠ°Π»ΠΈΠ·ΠΈΡΠ°Π½Π° ASIC Π΅, ΡΠ΅ ΠΏΠΎΡΠ»Π΅Π΄Π½ΠΈΡΠ΅ ΡΠ΅ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°Ρ ΠΏΡΠΈ ΠΏΡΠΎΠΈΠ·Π²ΠΎΠ΄ΡΡΠ²ΠΎΡΠΎ ΠΈ ΡΠ»Π΅Π΄ ΡΠΎΠ²Π° Π½Π΅ ΠΌΠΎΠΆΠ΅ΡΠ΅ Π΄Π° ΠΏΡΠΎΠΌΠ΅Π½ΠΈΡΠ΅ Π½ΠΈΡΠΎ ΠΎΡΠ½ΠΎΡΠ½ΠΎ ΡΠΈΠΏΠΎΠ²Π΅ΡΠ΅ ΠΈΠ·ΡΠΈΡΠ»ΡΠ΅ΠΌΠΈ Π΄Π°Π½Π½ΠΈ ΠΈΠ»ΠΈ Π΅Π»Π΅ΠΌΠ΅Π½ΡΠΈ, ΠΈΠ»ΠΈ ΠΎΡΠ½ΠΎΡΠ½ΠΎ ΠΏΡΠΈΡΠΎΠ΄Π°ΡΠ° Π½Π° ΠΏΠΎΡΠΎΠΊΠ° Π΄Π°Π½Π½ΠΈ, ΠΏΡΠ΅ΠΌΠΈΠ½Π°Π²Π°Ρ ΠΏΡΠ΅Π· ΡΡΡΡΠΎΠΉΡΡΠ²ΠΎΡΠΎ. FPGA ΠΏΠΎΠ·Π²ΠΎΠ»ΡΠ²Π° Π΄Π° ΠΏΡΠΎΠΌΠ΅Π½ΠΈΡΠ΅ ΡΠ΅ΡΠ΅Π½ΠΈΠ΅ΡΠΎ si, Π°ΠΊΠΎ ΡΡΠ»ΠΎΠ²ΠΈΡΡΠ° Π½Π° ΡΠ°Π±ΠΎΡΠ° ΡΠ΅ ΠΏΡΠΎΠΌΠ΅Π½ΡΡ.
Π ΠΌΠΈΠ½Π°Π»ΠΎΡΠΎ ΡΠΎΠ²Π° ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²ΠΎ Π±Π΅ΡΠ΅ ΡΠΊΡΠΏΠΎ, ΠΊΠΎΠ³Π°ΡΠΎ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ°Π½Π΅ΡΠΎ Π·Π° FPGA Π±Π΅ΡΠ΅ ΠΏΡΠ΅Π΄Π½Π°Π·Π½Π°ΡΠ΅Π½ΠΎ Π·Π° Ρ ΠΎΡΠ° Ρ ΠΏΠΎ-ΡΠ»Π°Π± Π΄ΡΡ . ΠΠ΅ΠΎΠ±Ρ ΠΎΠ΄ΠΈΠΌΠΎ Π΅ Π΄Π° ΡΠ΅ ΠΎΡΠ²ΠΎΡΡΡ ΠΊΠΎΠΌΠΏΠΈΠ»Π°ΡΠΎΡΠΈ Π·Π° FPGA, Π·Π° Π΄Π° ΡΠ΅ ΠΈΠ½ΡΠ΅Π³ΡΠΈΡΠ°Ρ ΠΏΠΎ-Π΄ΠΎΠ±ΡΠ΅ Ρ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈΡΠ΅, ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½ΠΈ ΠΎΡ ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΡΠΈΡΠ΅ Π·Π° ΡΡΠ·Π΄Π°Π²Π°Π½Π΅ Π½Π° ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ Ρ ΠΏΠ°ΡΠ°Π»Π΅Π»Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ Π·Π° CPU Π½Π° Π΅Π·ΠΈΡΠΈ ΠΊΠ°ΡΠΎ C, C++ ΠΈΠ»ΠΈ Python, ΠΈ Π΄Π° ΡΠ΅ ΠΏΡΠ΅Π΄Π°Π΄Π΅ ΡΠ°ΡΡ ΠΎΡ ΡΠ°Π±ΠΎΡΠ° Π½Π° Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈΡΠ΅, ΡΡΠΊΠΎΡΡΠ²Π°ΡΠΈ ΠΏΡΠΎΡΠ΅Π΄ΡΡΠΈΡΠ΅ Π½Π° FPGA. Π’ΠΎΠ²Π° Π΅ ΠΎΡΠ½ΠΎΠ²Π½Π°ΡΠ° Π·Π°Π΄Π°ΡΠ° Π½Π° ΡΡΠ΅ΠΊΠ° Π·Π° ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅ Vitis, ΠΊΠΎΠΉΡΠΎ Π΅ Π² ΠΎΡΠ½ΠΎΠ²Π°ΡΠ° Π½Π° ΠΏΠ»Π°ΡΡΠΎΡΠΌΠΈ Π·Π° ΠΠ ΠΊΠ°ΡΠΎ Caffe ΠΈ TensorFlow ΠΈ ΠΏΡΠ΅Π΄Π»Π°Π³Π° Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ Π·Π° ΡΡΠ°ΡΡΠΈΡΠ°Π½Π΅ Π½Π° ΡΡΠ°Π½Π΄Π°ΡΡΠ½ΠΈ ΠΠ ΠΌΠΎΠ΄Π΅Π»ΠΈ ΠΈΠ»ΠΈ Π΄ΠΎΠ±Π°Π²ΡΠ½Π΅ Π½Π° Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡΠΈ Π½Π° FPGA ΠΊΡΠΌ Π·Π°Π΄Π°ΡΠΈ ΠΊΠ°ΡΠΎ Π²ΠΈΠ΄Π΅ΠΎ ΠΏΡΠ΅ΠΊΠΎΠ΄ΠΈΡΠ°Π½Π΅, ΡΠ°Π·ΠΏΠΎΠ·Π½Π°Π²Π°Π½Π΅ Π½Π° ΠΎΠ±Π΅ΠΊΡΠΈ Π½Π° Π²ΠΈΠ΄Π΅ΠΎ, Π°Π½Π°Π»ΠΈΠ· Π½Π° Π΄Π°Π½Π½ΠΈ, ΡΠΏΡΠ°Π²Π»Π΅Π½ΠΈΠ΅ Π½Π° ΡΠΈΠ½Π°Π½ΡΠΎΠ²ΠΈ ΡΠΈΡΠΊΠΎΠ²Π΅ ΠΈ Π²ΡΡΠΊΠ°ΠΊΠ²ΠΈ Π²ΡΠ½ΡΠ½ΠΈ Π±ΠΈΠ±Π»ΠΈΠΎΡΠ΅ΠΊΠΈ.
Π’Π°Π·ΠΈ ΠΊΠΎΠ½ΡΠ΅ΠΏΡΠΈΡ Π½Π΅ ΡΠ΅ ΡΠ°Π·Π»ΠΈΡΠ°Π²Π° Π·Π½Π°ΡΠΈΡΠ΅Π»Π½ΠΎ ΠΎΡ ΠΏΡΠΎΠ΅ΠΊΡΠ° CUDA ΠΎΡ Nvidia, ΡΡΠ°ΡΡΠΈΡΠ°Π½ ΠΏΡΠ΅Π΄ΠΈ Π΄Π΅ΡΠ΅Ρ Π³ΠΎΠ΄ΠΈΠ½ΠΈ, ΠΊΠΎΠΉΡΠΎ ΠΏΡΠ΅Ρ Π²ΡΡΠ»Ρ ΠΏΠ°ΡΠ°Π»Π΅Π»Π½ΠΈ ΠΈΠ·ΡΠΈΡΠ»Π΅Π½ΠΈΡ Π½Π° GPU ΡΡΠΊΠΎΡΠΈΡΠ΅Π»ΠΈ, ΠΈΠ»ΠΈ ΠΎΡ Π½Π°Π±ΠΎΡΠ° ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈ ROCm ΠΎΡ AMD, ΠΈΠ»ΠΈ ΠΎΡ ΠΎΠ±Π΅ΡΠ°Π½ΠΈΡΡΠ° Π½Π° ΠΏΡΠΎΠ΅ΠΊΡΠ° OneAPI ΠΎΡ Intel, ΠΊΠΎΠΉΡΠΎ ΡΡΡΠ±Π²Π° Π΄Π° ΡΠ°Π±ΠΎΡΠΈ Π½Π° ΡΠ°Π·Π»ΠΈΡΠ½ΠΈ CPU, GPU ΠΈ FPGA.
ΠΡΠΏΡΠΎΡΡΡ Π΅ ΠΊΠ°ΠΊ Π²ΡΠΈΡΠΊΠΈ ΡΠ΅Π·ΠΈ ΠΈΠ½ΡΡΡΡΠΌΠ΅Π½ΡΠΈ ΡΠ΅ Π±ΡΠ΄Π°Ρ ΡΠ²ΡΡΠ·Π°Π½ΠΈ, ΡΠ°ΠΊΠ° ΡΠ΅ Π²ΡΠ΅ΠΊΠΈ Π΄Π° ΠΌΠΎΠΆΠ΅ Π΄Π° ΠΏΡΠΎΠ³ΡΠ°ΠΌΠΈΡΠ° Π½Π°Π±ΠΎΡ ΠΎΡ ΠΈΠ·ΡΠΈΡΠ»ΠΈΡΠ΅Π»Π½ΠΈ ΡΠ΅ΡΡΡΡΠΈ ΠΏΠΎ ΡΠ²ΠΎΠ΅ ΡΡΠΌΠΎΡΡΠ΅Π½ΠΈΠ΅. Π’ΠΎΠ²Π° Π΅ Π²Π°ΠΆΠ½ΠΎ, Π·Π°ΡΠΎΡΠΎ FPGA ΡΡΠ°Π½Π°Ρ Π° ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΠΎ-ΡΠ»ΠΎΠΆΠ½ΠΈ ΠΎΡ Π²ΡΠ΅ΠΊΠΈ ΡΡΡΠ΅ΡΡΠ²ΡΠ²Π°Ρ CPU. Π’Π΅ ΡΠ΅ ΠΏΡΠΎΠΈΠ·Π²Π΅ΠΆΠ΄Π°Ρ Ρ Π½Π°ΠΉ-ΡΡΠ²ΡΠ΅ΠΌΠ΅Π½Π½ΠΈ ΡΠ΅Ρ Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ½ΠΈ ΠΏΡΠΎΡΠ΅ΡΠΈ ΠΈ ΡΠ΅Ρ Π½ΠΈΠΊΠΈ Π·Π° ΠΎΠΏΠ°ΠΊΠΎΠ²Π°Π½Π΅ Π½Π° ΡΠΈΠΏΠΎΠ²Π΅. Π ΡΠ΅ ΡΠ΅ Π½Π°ΠΌΠ΅ΡΡΡ ΡΠ²ΠΎΡΡΠ° Π½ΠΈΡΠ°, ΡΡΠΉ ΠΊΠ°ΡΠΎ Π²Π΅ΡΠ΅ Π½Π΅ ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° ΡΠΈ ΠΏΠΎΠ·Π²ΠΎΠ»ΠΈΠΌ Π΄Π° Π³ΡΠ±ΠΈΠΌ Π²ΡΠ΅ΠΌΠ΅, ΠΏΠ°ΡΠΈ, Π΅Π½Π΅ΡΠ³ΠΈΡ ΠΈ ΠΈΠ½ΡΠ΅Π»Π΅ΠΊΡ β Π²ΡΠΈΡΠΊΠΎ ΡΠΎΠ²Π° Π΅ ΡΠ²ΡΡΠ΄Π΅ ΡΠ΅Π½Π΅Π½ ΡΠ΅ΡΡΡΡ.
"FPGA ΠΏΡΠ΅Π΄Π»Π°Π³Π°Ρ ΡΠ΅Ρ
Π½ΠΎΠ»ΠΎΠ³ΠΈΡΠ½ΠΈ ΠΏΡΠ΅Π΄ΠΈΠΌΡΡΠ²Π°, - ΠΊΠ°Π·Π²Π° ΠΠΎΠ»ΡΠ΅Π½Ρ. - Π ΡΠΎΠ²Π° Π½Π΅ Π΅ ΠΏΡΠΎΡΡΠΎ ΠΎΠ±ΠΈΠΊΠ½ΠΎΠ²Π΅Π½Π° ΡΠ΅ΠΊΠ»Π°ΠΌΠ° ΠΎΡΠ½ΠΎΡΠ½ΠΎ Π°Π΄Π°ΠΏΡΠΈΠ²Π½ΠΎΡΡΡΠ° ΠΈ ΠΏΡΠ΅ΠΎΠ±ΠΎΡΡΠ΄Π²Π°Π΅ΠΌΠΎΡΡΡΠ°. ΠΡΠ² Π²ΡΠΈΡΠΊΠΈ Π²Π°ΠΆΠ½ΠΈ ΠΏΡΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΡ β ΠΌΠ°ΡΠΈΠ½Π½ΠΎ ΠΎΠ±ΡΡΠ΅Π½ΠΈΠ΅, Π°Π½Π°Π»ΠΈΠ· Π½Π° Π³ΡΠ°ΡΠΈ, Π²ΠΈΡΠΎΠΊΠΎΠΎΠ±ΠΎΡΠΎΡΠ½Π° ΡΡΡΠ³ΠΎΠ²ΠΈΡ ΠΈ Ρ.Π½. β ΡΠ΅ ΠΈΠΌΠ°Ρ Π²ΡΠ·ΠΌΠΎΠΆΠ½ΠΎΡΡ Π΄Π° Π°Π΄Π°ΠΏΡΠΈΡΠ°Ρ ΠΊΠΎΠ½ΠΊΡΠ΅ΡΠ½Π°ΡΠ° Π·Π°Π΄Π°ΡΠ° Π½Π΅ ΡΠ°ΠΌΠΎ ΠΏΠΎ ΠΏΡΡΡ Π½Π° ΡΠ°Π·ΠΏΡΠΎΡΡΡΠ°Π½Π΅Π½ΠΈΠ΅ Π½Π° Π΄Π°Π½Π½ΠΈ, Π½ΠΎ ΠΈ ΠΏΠΎ Π°ΡΡ
ΠΈΡΠ΅ΠΊΡΡΡΠ°ΡΠ° Π½Π° ΠΏΠ°ΠΌΠ΅ΡΡΠ° β Π½Π°ΡΠΈΠ½Π°, ΠΏΠΎ ΠΊΠΎΠΉΡΠΎ Π΄Π°Π½Π½ΠΈΡΠ΅ ΡΠ΅ Π΄Π²ΠΈΠΆΠ°Ρ Π² ΡΠ°ΠΌΠΊΠΈΡΠ΅ Π½Π° ΡΠΈΠΏΠ°. ΠΡΠ²Π΅Π½ ΡΠΎΠ²Π°, FPGA ΡΡΠ΄ΡΡΠΆΠ°Ρ ΠΌΠ½ΠΎΠ³ΠΎ ΠΏΠΎΠ²Π΅ΡΠ΅ ΠΏΠ°ΠΌΠ΅Ρ ΠΎΡ Π΄ΡΡΠ³ΠΈΡΠ΅ ΡΡΡΡΠΎΠΉΡΡΠ²Π°. Π‘ΡΡΠΎ ΡΠ°ΠΊΠ° ΡΡΡΠ±Π²Π° Π΄Π° ΡΠ΅ Π²Π·Π΅ΠΌΠ΅ ΠΏΡΠ΅Π΄Π²ΠΈΠ΄, ΡΠ΅ Π°ΠΊΠΎ Π·Π°Π΄Π°ΡΠ°ΡΠ° Π½Π΅ ΡΠ΅ ΠΏΠΎΠ±ΠΈΡΠ° Π² Π΅Π΄ΠΈΠ½ FPGA, ΠΌΠΎΠΆΠ΅ΡΠ΅ Π΄Π° Ρ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°ΡΠ΅ Π½Π° Π½ΡΠΊΠΎΠ»ΠΊΠΎ ΡΠΈΠΏΠ°, Π±Π΅Π· Π΄Π° ΡΠ΅ ΡΠ±Π»ΡΡΠΊΠ°ΡΠ΅ Ρ Π½Π΅Π΄ΠΎΡΡΠ°ΡΡΡΠΈΡΠ΅, ΠΊΠΎΠΈΡΠΎ Π²ΠΈ ΠΎΡΠ°ΠΊΠ²Π°Ρ ΠΏΡΠΈ ΠΌΠ°ΡΠ°Π±ΠΈΡΠ°Π½Π΅ Π½Π° Π·Π°Π΄Π°ΡΠΈ Π½Π° Π½ΡΠΊΠΎΠ»ΠΊΠΎ CPU ΠΈΠ»ΠΈ GPU."
ΠΠ·ΡΠΎΡΠ½ΠΈΠΊ: habr.com
