Цифровият компютър на ракетата-носител (LVDC) изигра ключова роля в лунната програма на Аполо, управлявайки ракетата Сатурн 5. Както повечето компютри от онова време, той съхранява данни в малки магнитни ядра. В тази статия Cloud4Y говори за модула памет LVDC от deluxe Стив Юрветсън.
Този модул памет е подобрен в средата на 1960-те години. Той е създаден с помощта на компоненти за повърхностен монтаж, хибридни модули и гъвкави връзки, което го прави с порядък по-малък и по-лек от конвенционалната компютърна памет от онова време. Модулът с памет обаче позволява да се съхраняват само 4096 думи от 26 бита.
Модул памет с магнитно ядро. Този модул съхранява 4K думи от 26 бита данни и 2 бита за паритет. С четири модула памет, даващи общ капацитет от 16 384 думи, той тежи 2,3 kg и е с размери 14 cm × 14 cm × 16 cm.
Кацането на Луната започна на 25 май 1961 г., когато президентът Кенеди обяви, че Америка ще изпрати човек на Луната преди края на десетилетието. За целта е използвана тристепенна ракета Сатурн 5, най-мощната ракета, създавана някога. Сатурн 5 беше контролиран и управляван от компютър (тук за него) третата степен на ракета-носител, започваща от излитане в орбитата на Земята и след това по пътя си към Луната. (В този момент космическият кораб Apollo се отделяше от ракетата Saturn V и мисията LVDC беше завършена.)
LVDC е инсталиран в основната рамка. Кръглите конектори се виждат отпред на компютъра. Използвани 8 електрически конектора и два конектора за течно охлаждане
LVDC беше само един от няколкото компютъра на борда на Аполо. LVDC беше свързан към системата за управление на полета, 45 kg аналогов компютър. Бордовият компютър за насочване на Apollo (AGC) насочи космическия кораб към лунната повърхност. Командният модул съдържаше един AGC, докато лунният модул съдържаше втори AGC заедно с навигационната система Abort, резервен авариен компютър.
На борда на Аполо имаше няколко компютъра.
Единични логически устройства (ULD)
LVDC е създаден с помощта на интересна хибридна технология, наречена ULD, unit load device. Въпреки че изглеждаха като интегрални схеми, ULD модулите съдържаха няколко компонента. Те използваха прости силициеви чипове, всеки със само един транзистор или два диода. Тези масиви, заедно с отпечатани дебелослойни отпечатани резистори, бяха монтирани върху керамична пластина за реализиране на вериги като логическа врата. Тези модули бяха вариант на SLT модулите (), предназначени за популярната серия компютри IBM S/360. IBM започва да разработва SLT модули през 1961 г., преди интегралните схеми да станат търговски жизнеспособни, а до 1966 г. IBM произвежда над 100 милиона SLT модула годишно.
Модулите ULD бяха значително по-малки от модулите SLT, както се вижда на снимката по-долу, което ги правеше по-подходящи за компактен космически компютър.Модулите ULD използваха керамични подложки вместо металните щифтове в SLT и имаха метални контакти в горната част повърхност вместо щифтове. Щипките на платката държат ULD модула на място и са свързани към тези щифтове.
Защо IBM използва SLT модули вместо интегрални схеми? Основната причина беше, че интегралните схеми бяха все още в начален стадий, тъй като бяха изобретени през 1959 г. През 1963 г. SLT модулите имаха предимства в цената и производителността пред интегралните схеми. Въпреки това SLT модулите често се разглеждат като по-ниски от интегралните схеми. Едно от предимствата на SLT модулите пред интегралните схеми беше, че резисторите в SLT бяха много по-точни от тези в интегралните схеми. По време на производството дебелослойните резистори в SLT модулите бяха внимателно пясъкоструйни, за да се отстрани резистивният филм, докато се постигне желаното съпротивление. SLT модулите също бяха по-евтини от сравнимите интегрални схеми през 1960-те години.
LVDC и свързаното с него оборудване използваха над 50 различни вида ULD.
SLT модулите (вляво) са значително по-големи от ULD модулите (вдясно). Размерът на ULD е 7,6 mm × 8 mm
Снимката по-долу показва вътрешните компоненти на ULD модула. От лявата страна на керамичната плоча има проводници, свързани с четири малки квадратни силициеви кристала. Прилича на платка, но имайте предвид, че е много по-малък от нокът. Черните правоъгълници вдясно са резистори с дебел филм, отпечатани от долната страна на плочата.
ULD, изглед отгоре и отдолу. Виждат се силициеви кристали и резистори. Докато SLT модулите имаха резистори на горната повърхност, ULD модулите имаха резистори на дъното, което увеличи плътността, както и цената.
Снимката по-долу показва силиконова матрица от ULD модула, който изпълнява два диода. Размерите са необичайно малки, за сравнение има захарни кристали наблизо. Кристалът имаше три външни връзки чрез медни топки, запоени в три кръга. Долните два кръга (анодите на двата диода) бяха легирани (по-тъмни области), докато горният десен кръг беше катодът, свързан към основата.
Снимка на двудиоден силициев кристал до захарни кристали
Как работи паметта с магнитно ядро
Паметта с магнитно ядро беше основната форма за съхранение на данни в компютрите от 1950-те години на миналия век, докато не беше заменена от устройства за съхранение в твърдо състояние през 1970-те години. Паметта е създадена от малки феритни пръстени, наречени ядра. Феритните пръстени бяха поставени в правоъгълна матрица и два до четири проводника преминаха през всеки пръстен за четене и запис на информация. Пръстените позволяват да се съхранява един бит информация. Сърцевината се магнетизира с помощта на токов импулс през проводниците, преминаващи през феритния пръстен. Посоката на намагнитване на едно ядро може да се промени чрез изпращане на импулс в обратна посока.
За да се прочете стойността на сърцевината, токов импулс поставя пръстена в състояние 0. Ако сърцевината преди това е била в състояние 1, променящото се магнитно поле създава напрежение в един от проводниците, преминаващи през сърцевините. Но ако сърцевината вече беше в състояние 0, магнитното поле нямаше да се промени и сензорният проводник нямаше да повиши напрежението. Така че стойността на бита в ядрото беше прочетена чрез нулиране и проверка на напрежението на проводника за четене. Важна характеристика на паметта на магнитните ядра беше, че процесът на четене на феритен пръстен унищожи стойността му, така че ядрото трябваше да бъде „пренаписано“.
Беше неудобно да се използва отделен проводник за промяна на намагнитването на всяко ядро, но през 1950-те години на миналия век беше разработена феритна памет, която работеше на принципа на съвпадение на токовете. Четирипроводната верига - X, Y, Sense, Inhibit - стана обичайна. Технологията използва специално свойство на ядрата, наречено хистерезис: малък ток не засяга феритната памет, но ток над определен праг би магнетизирал ядрото. Когато се захранва с половината от необходимия ток на една X линия и една Y линия, само сърцевината, в която двете линии се пресичат, получава достатъчно ток за повторно намагнитване, докато другите сърцевини остават непокътнати.
Ето как изглеждаше паметта на IBM 360 Model 50. LVDC и Model 50 използваха един и същ тип ядро, известно като 19-32, тъй като техният вътрешен диаметър беше 19 mils (0.4826 mm), а външният им диаметър беше 32 mils (0,8 мм). Можете да видите на тази снимка, че има три проводника, преминаващи през всяко ядро, но LVDC използва четири проводника.
Снимката по-долу показва един правоъгълен масив LVDC памет. 8 Тази матрица има 128 X-проводника, движещи се вертикално, и 64 Y-проводника, движещи се хоризонтално, със сърцевина на всяко пресичане. Един проводник за четене минава през всички сърцевини, успоредни на Y-проводниците. Проводникът за запис и забранителният проводник преминават през всички жила, успоредни на проводниците X. Проводниците се пресичат в средата на матрицата; това намалява индуцирания шум, тъй като шумът от едната половина неутрализира шума от другата половина.
Една LVDC феритна матрица с памет, съдържаща 8192 бита. Връзката с други матрици се осъществява чрез щифтове от външната страна
Матрицата по-горе имаше 8192 елемента, всеки от които съхраняваше един бит. За да се запази дума от паметта, бяха добавени няколко основни матрици, по една за всеки бит в думата. Проводници X и Y се виеха през всички основни матрици. Всяка матрица имаше отделна линия за четене и отделна линия за забрана на запис. Паметта LVDC използва стек от 14 базови матрици (по-долу), съхраняващи 13-битова „сричка“ заедно с бит за паритет.
LVDC стекът се състои от 14 основни матрици
Записването в паметта на магнитната сърцевина изисква допълнителни проводници, така наречените инхибиращи линии. Всяка матрица имаше една линия на инхибиране, минаваща през всички ядра в нея. По време на процеса на запис, токът преминава през линиите X и Y, ремагнетизирайки избраните пръстени (по един на равнина) до състояние 1, запазвайки всички 1 в думата. За да се запише 0 в битовата позиция, линията беше захранвана с половината от тока, противоположен на линията X. В резултат на това ядрата останаха на 0. По този начин инхибиращата линия не позволи на ядрото да се обърне на 1. Всякакви желания дума може да бъде записана в паметта чрез активиране на съответните инхибиращи линии.
LVDC модул памет
Как е физически изграден модул памет LVDC? В центъра на модула памет има стек от 14 феромагнитни масива памет, показани по-рано. Той е заобиколен от няколко платки със схеми за задвижване на проводниците X и Y и инхибиращите линии, линиите за четене на битове, откриване на грешки и генериране на необходимите часовникови сигнали.
Като цяло по-голямата част от схемите, свързани с паметта, са в компютърната логика на LVDC, а не в самия модул памет. По-специално, компютърната логика съдържа регистри за съхраняване на адреси и думи с данни и преобразуване между сериен и паралелен. Той също така съдържа схеми за четене от прочетените битови линии, проверка на грешки и тактоване.
Модул памет, показващ ключови компоненти. MIB (Multilayer Interconnection Board) е 12-слойна печатна платка
Y платка на драйвера на паметта
Дума в паметта на ядрото се избира чрез преминаване на съответните линии X и Y през стека на основната платка. Нека започнем, като опишем веригата на Y-драйвера и как тя генерира сигнал през една от 64-те Y-линии. Вместо 64 отделни драйверни вериги, модулът намалява броя на веригите, като използва 8 "високи" драйвери и 8 "ниски" драйвери. Те са свързани в "матрична" конфигурация, така че всяка комбинация от високи и ниски драйвери избира различни редове. Така 8 "високи" и 8 "ниски" драйвери избират една от 64 (8 × 8) Y-линии.
Y драйверната платка (отпред) задвижва Y избраните линии в стека от платки
На снимката по-долу можете да видите някои от ULD модулите (бели) и двойката транзистори (златни), които управляват линиите за избор на Y. Модулът „EI“ е сърцето на драйвера: той доставя импулс с постоянно напрежение (E ) или пропуска постоянен токов импулс (I) през линията за избор. Линията за избор се управлява чрез активиране на EI модула в режим на напрежение в единия край на линията и EI модула в режим на ток в другия край. Резултатът е импулс с правилните напрежение и ток, достатъчни за ремагнетизиране на сърцевината. Необходима е много инерция, за да се обърне; импулсът на напрежението е фиксиран на 17 волта, а токът варира от 180 mA до 260 mA в зависимост от температурата.
Макро снимка на Y драйверната платка, показваща шест ULD модула и шест двойки транзистори. Всеки ULD модул е етикетиран с IBM номер на част, тип модул (например „EI“) и код, чието значение е неизвестно
Платката също е оборудвана с модули за наблюдение на грешки (ED), които откриват, когато повече от една линия за избор на Y е активирана едновременно.Модулът ED използва просто полуаналогово решение: сумира входните напрежения, използвайки мрежа от резистори. Ако полученото напрежение е над прага, ключът се задейства.
Под платката на драйвера има диоден масив, съдържащ 256 диода и 64 резистора. Тази матрица преобразува 8-те горни и 8-долни двойки сигнали от драйверната платка в 64 Y-линии връзки, които преминават през основния стек от платки. Гъвкавите кабели в горната и долната част на платката свързват платката с диодната матрица. Два гъвкави кабела отляво (не се виждат на снимката) и две шини отдясно (едната се вижда) свързват диодната матрица към масива от ядра. Гъвкавият кабел, който се вижда отляво, свързва Y-платката с останалата част от компютъра чрез I/O платката, докато малкият гъвкав кабел долу вдясно се свързва към платката на тактовия генератор.
Платка за драйвери на X памет
Оформлението за управление на X линиите е същото като схемата Y, с изключение на това, че има 128 X линии и 64 Y линии. Тъй като има два пъти повече X проводници, модулът има втора X драйверна платка под него. Въпреки че платките X и Y имат едни и същи компоненти, окабеляването е различно.
Тази дъска и тази под нея контролират X избрани реда в стек от основни дъски
Снимката по-долу показва, че някои компоненти са повредени на платката. Един от транзисторите е изместен, ULD модулът е счупен наполовина, а другият е счупен. Окабеляването се вижда на счупения модул, заедно с един от малките силициеви кристали (вдясно). На тази снимка можете също да видите следите от вертикални и хоризонтални проводими пътеки върху 12-слойна печатна платка.
Едър план на повредената част от дъската
Под X драйверните платки има X диодна матрица, съдържаща 288 диода и 128 резистора. X-диодната матрица използва различна топология от Y-диодната платка, за да се избегне удвояването на броя на компонентите. Подобно на Y-диодната платка, тази платка съдържа компоненти, монтирани вертикално между две печатни платки. Този метод се нарича "кордово дърво" и позволява компонентите да бъдат плътно опаковани.
Макро снимка на X диодна матрица, показваща вертикално монтирани диоди от кордово дърво между 2 печатни платки. Двете X драйверни платки се намират над диодната платка, разделени от тях с полиуретанова пяна. Моля, обърнете внимание, че печатните платки са много близо една до друга.
Усилватели на паметта
Снимката по-долу показва платката на усилвателя за четене. Има 7 канала за четене на 7 бита от стека на паметта; идентичната платка по-долу обработва още 7 бита за общо 14 бита. Целта на сензорния усилвател е да открие малкия сигнал (20 миливолта), генериран от ремагнетизиращото ядро, и да го превърне в 1-битов изход. Всеки канал се състои от диференциален усилвател и буфер, последван от диференциален трансформатор и изходна клема. Отляво 28-жилен гъвкав кабел се свързва към стека памет, водещ двата края на всеки сензорен проводник към усилвателна верига, започвайки с модула MSA-1 (Memory Sense Amplifier). Отделните компоненти са резистори (кафяви цилиндри), кондензатори (червени), трансформатори (черни) и транзистори (златни). Битовете за данни излизат от платките на сензорния усилвател чрез гъвкавия кабел отдясно.
Платка за усилвател на четене в горната част на модула памет. Тази платка усилва сигналите от сензорните проводници, за да създаде изходни битове
Драйвер за забрана на запис на линия
Инхибиращите драйвери се използват за запис в паметта и се намират от долната страна на основния модул. Има 14 инхибиращи линии, по една за всяка матрица в стека. За да запишете 0 бит, съответният драйвер за заключване се активира и токът през инхибиращата линия предотвратява превключването на ядрото към 1. Всяка линия се управлява от ID-1 и ID-2 модул (драйвер за инхибираща линия за запис) и двойка на транзистори. Прецизни резистори от 20,8 ома в горната и долната част на платката регулират блокиращия ток. 14-жилният гъвкав кабел отдясно свързва драйверите към 14-те инхибиращи проводника в стека от основни платки.
Инхибираща платка в долната част на модула памет. Тази платка генерира 14 инхибиращи сигнала, използвани по време на запис
Памет на драйвера на часовника
Драйверът на часовника е чифт платки, които генерират часовникови сигнали за модула памет. След като компютърът започне операция с паметта, различните часовникови сигнали, използвани от модула памет, се генерират асинхронно от часовниковия драйвер на модула. Платките за задвижване на часовника са разположени в долната част на модула, между стека и инхибиращата платка, така че платките са трудни за виждане.
Платките на драйвера на часовника са под стека на основната памет, но над заключващата платка
Компонентите на синята платка на снимката по-горе са многооборотни потенциометри, вероятно за настройка на времето или напрежението. На платките също се виждат резистори и кондензатори. Диаграмата показва няколко модула MCD (Memory Clock Driver), но на платките не се виждат модули. Трудно е да се каже дали това се дължи на ограничена видимост, промяна на веригата или наличието на друга платка с тези модули.
Входно/изходен панел на паметта
Последната платка на модул памет е I/O платката, която разпределя сигналите между платките на модула памет и останалата част от LVDC компютъра. Зеленият 98-пинов конектор в долната част се свързва към шасито на паметта LVDC, осигурявайки сигнали и захранване от компютъра. Повечето пластмасови конектори са счупени, поради което контактите са видими. Разпределителното табло е свързано към този конектор чрез два 49-пинови гъвкави кабела отдолу (вижда се само предният кабел). Други гъвкави кабели разпределят сигнали към X Driver Board (вляво), Y Driver Board (вдясно), Sense Amplifier Board (отгоре) и Inhibit Board (отдолу). 20 кондензатора на платката филтрират захранването, подавано към модула памет.
I/O платката между модула памет и останалата част от компютъра. Зеленият конектор в долната част се свързва с компютъра и тези сигнали се насочват през плоски кабели към други части на модула памет
Продукция
Основният модул памет LVDC осигурява компактно и надеждно съхранение. В долната половина на компютъра могат да бъдат поставени до 8 модула памет. Това позволи на компютъра да съхранява 32 26-битови думи или 16 килодуми в излишен високонадежден "дуплексен" режим.
Една интересна характеристика на LVDC е, че модулите памет могат да бъдат огледални за надеждност. В режим "дуплекс" всяка дума се съхраняваше в два модула памет. Ако възникне грешка в един модул, правилната дума може да бъде получена от друг модул. Макар че това осигуряваше надеждност, намаляваше наполовина отпечатъка от паметта. Алтернативно, модулите памет могат да се използват в "симплексен" режим, като всяка дума се съхранява веднъж.
LVDC побира до осем модула памет на процесора
Модулът с памет с магнитна сърцевина осигурява визуално представяне на времето, когато 8 KB памет изискваше модул от 5 паунда (2,3 kg). Този спомен обаче беше много перфектен за времето си. Такива устройства излязоха от употреба през 1970-те години с появата на полупроводниковите DRAM.
Съдържанието на RAM се запазва, когато захранването е изключено, така че е вероятно модулът все още да съхранява софтуер от последния път, когато компютърът е бил използван. Да, да, там можете да намерите нещо интересно дори десетилетия по-късно. Би било интересно да се опитаме да възстановим тези данни, но повредената верига създава проблем, така че съдържанието вероятно няма да може да бъде извлечено от модула с памет още десетилетие.
Какво друго можете да прочетете в блога?
→
→
→
→
→
Абонирайте се за нашите -канал, за да не пропуснете следващата статия! Пишем не повече от два пъти седмично и само по работа. Също така напомняме, че Cloud4Y може да осигури сигурен и надежден отдалечен достъп до бизнес приложения и информация, необходима за непрекъснатостта на бизнеса. Дистанционната работа е допълнителна бариера пред разпространението на коронавируса. Подробностите са от нашите мениджъри.
Източник: www.habr.com