Памет на магнитни ядра в ракета Сатурн 5

Компютърът, който работеше в ракетата-носител (Launch Vehicle Digital Computer, LVDC), играе ключова роля в лунната програма 'Аполон', управлявайки ракетата Сатурн 5. Както повечето компютри от това време, той съхраняваше данни в малки магнитни ядра. В тази статия Cloud4Y разказва за модула памет LVDC от луксозната колекция Стив Джурветсон.

Този модул памет е усъвършенстван в средата на 60-те години на миналия век. За неговото изграждане са използвани компоненти за повърхностен монтаж, хибридни модули и гъвкави свързвания, които го направиха значително по-малък и по-лек от обичайната памет на компютри от това време. Все пак, модулът позволява да се съхраняват само 4096 думи по 26 бита.

Модул памет на магнитни ядра. Този модул съхранява 4K думи от 26 бита данни и 2 бита четност. С четири паметни модула, даващи обща капацитет от 16 384 думи, той тежи 2,3 кг и има размери 14 см × 14 см × 16 см.

Полетът до Луната започва на 25 май 1961 година, когато президентът Кенеди обявява, че Америка ще изпрати човек на Луната до края на десетилетието. За целта бе използвана тристепенната ракета Сатурн 5, най-мощната ракета, създавана някога. Сатурн 5 бе управляван и контролирано от компютър (вижте тук за повече информация ) на третия етап на ракетата-носител, започвайки с излитането на орбита около Земята и след това по пътя към Луната. (Корабът 'Аполон' в този момент се отделя от ракетата 'Сатурн-5', и задачата на LVDC е била изпълнена).

LVDC е инсталиран в опорната рамка. Кръглите конектори са видими на предната страна на компютъра. Използвани са 8 електрически конектора и два конектора за течностно охлаждане.

LVDC е само един от няколко компютъра на борда на 'Аполон'. LVDC е свързан със системата за контрол на полета, 45-килограмов аналогов компютър. На бордния навигационен компютър на 'Аполон' (Apollo Guidance Computer, AGC) е било възложено да насочва космическия кораб към повърхността на Луната. Командният модул съдържаше един AGC, докато лунният модул съдържаше втори AGC заедно със системата за навигация Abort и резервен аварийния компютър.

На борда на 'Аполон' имаше няколко компютъра.

Устройства Unit Logic (ULD)

LVDC беше разработен с интересна хибридна технология, наречена ULD, unit load device. Макар че външно приличаше на интегрални схеми, модулите ULD съдържаха няколко компонента. Те използваха прости силициеви кристали, всеки от които имаше само един транзистор или два диода. Тези матрици, заедно с печатни стъклени резистори, бяха монтирани на керамична плоча за реализиране на схеми като логически вентил. Тези модули представляваха вариант на SLT модулите (Solid Logic Technology), проектирани за компютри от популярната серия S/360 на IBM. IBM започва разработката на SLT модулите през 1961 година, преди интегралните схеми да станат търговски икономични, и до 1966 година IBM произвежда над 100 милиона SLT модула годишно.

ULD модулите бяха значително по-малки от SLT модулите, както се вижда на снимката по-долу, което ги прави по-подходящи за компактен космически компютър. Модулите ULD използваха керамични платформи вместо метални щифицити в SLT, и имаха метални контакти на горната повърхност вместо пинове. Задръжките на платката държаха ULD модула на място и се свързваха с тези контакти.

Защо IBM използваше SLT модули вместо интегрални схеми? Основната причина беше, че интегралните схеми все още бяха в начална фаза, изобретени през 1959 година. През 1963 година SLT модулите предлагаха предимства в разходите и производителността в сравнение с интегралните схеми. Въпреки това, SLT модулите често бяха считани за изостанали в сравнение с интегралните схеми. Едно от предимствата на SLT модулите спрямо интегралните схеми беше, че резисторите в SLT бяха значително по-точни. При производството на стъклените резистори в SLT модулите, те преминаваха през внимателна пескоструйна обработка, за да се отстрани резистивната плоча, докато не се постигне желаното съпротивление. SLT модулите също така бяха по-евтини от аналогичните интегрални схеми през 60-те години.

LVDC и свързаното с него оборудване използваха над 50 различни типа ULD.

SLT модулите (вляво) са значително по-големи от ULD модулите (вдясно). Размерът на ULD е 7,6 мм × 8 мм.

На снимката по-долу се виждат вътрешните компоненти на модула ULD. Вляво на керамичната плоча се виждат проводници, свързани с четирите малки квадратни силициеви кристала. Това прилича на печатна платка, но имайте предвид, че е много по-малка от нокътя. Черните правоъгълници вдясно — това са дебелоплътни резистори, отпечатани от долната страна на плочата.

ULD, изглед отгоре и отдолу. Видими са силициевите кристали и резисторите. Докато модулите SLT имаха резистори на горната повърхност, модулите ULD имаха резистори отдолу, което увеличаваше плътността, а също и разходите.

На снимката по-долу се вижда силициев кристал от модула ULD, който реализира два диода. Размерите са невероятно малки, за сравнение до тях има кристали захар. Кристалът имаше три външни свързвания чрез медни топчета, запоени на три кръга. Двата долни кръга (аноди на двата диода) бяха легирани (по-тъмните области), докато горният десен кръг беше катод, свързан с основата.

Снимка на двудиоден силициев кристал до кристалите захар.

Как работи паметта на магнитни сърцевини.

Паметта на магнитни сърцевини беше основната форма на съхранение на данни в компютрите от 50-те години на миналия век, докато в 70-те години не беше заменена от полупроводникови памети. Паметта беше изградена от малки феритни пръстени, наречени сърцевини. Феритните пръстени бяха подредени в правоъгълна матрица и през всеки пръстен преминаваха от два до четири проводника за четене и запис на информация. Пръстените позволяваха съхранение на един бит информация. Сърцевината се намагничавала с помощта на токов импулс, преминаващ през проводниците, минаващи през феритния пръстен. Направлението на намагнитването на една сърцевина можеше да се промени, като се изпрати импулс в противоположната посока.

За да се прочете стойността на сърцевината, импулсът на тока е поставил сърцевината в състояние 0. Ако преди това сърцевината е била в състояние 1, променящото се магнитно поле е генерирало напрежение в един от проводниците, преминаващи през сърцевините. Но ако сърцевината вече е била в състояние 0, магнитното поле не би се променило и напрежението в четящия проводник няма да се е повишило. По този начин стойността на бита в сърцевината се е чела, като е била нулирана и се е проверявало напрежението на четящия проводник. Важна характеристика на паметта на магнитните сърцевини е била, че процесът на четене на феритено кольцо разрушавал неговата стойност, затова сърцевината е трябвало да бъде „презаписана“.

Използването на отделен проводник за промяна на намагнитването на всяка сърцевина било неудобно, но през 50-те години на миналия век е разработена феритена памет, работеща на основата на съвпадение на токовете. Схемата с четири проводника — X, Y, четене, забрана — е станала общоприета. Технологията е използвала особено свойство на сърцевините, наречено хистерезис: малък ток не оказва влияние върху феритената памет, но ток над праговото ниво би намагнитил сърцевината. При подаване на захранване с половината от необходимия ток на една линия X и една линия Y, само сърцевината, в която се пресичат двете линии, получава достатъчно ток за повторно намагничаване, докато другите сърцевини остават непокътнати.

Така изглеждаше паметта на IBM 360 Model 50. LVDC и модел 50 използваха сърцевини от един и същ тип, известни като 19-32, защото техният вътрешен диаметър е 19 мил (0.4826 мм), а външният диаметър — 32 мил (0.8 мм). На тази снимка се вижда, че през всяка сърцевина преминават три проводника, но LVDC е използвал четири проводника.

На снимката по-долу е показана една правоъгълна матрица памет LVDC. Тази матрица има 128 X-проводника, разположени вертикално, и 64 Y-проводника, разположени horizontalно, с сърцевина на всяко пресечение. Единственият проводник за четене преминава през всички жилки успоредно на Y-проводниците. Проводникът за запис и проводникът за забрана преминават през всички жилки успоредно на X-проводниците. Проводниците се пресичат в средата на матрицата, което намалява индукционния шум, тъй като шумът от едната половина неутрализира шума от другата половина.

Една матрица от феритна памет LVDC, съдържаща 8192 бита. Свързването с други матрици става чрез щифтове от външната страна.

В матрицата по-горе имаше 8192 елемента, всеки от които запазваше един бит. За да се запази паметта, няколко основни матрици се комбинираха, по една за всеки бит в словото. Жиците X и Y преминаваха на зиг-заг през всички основни матрици. Всяка матрица имаше отделна линия за четене и отделна линия за забрана на запис. Паметта LVDC използва комбинация от 14 основни матрици (по-долу), съхраняващи 13-битен „слог“ заедно с бит за паритет.

Комбинацията LVDC се състои от 14 основни матрици.

Записването в паметта на магнитни сърца изискваше допълнителни жици, известни като линии за забрана. Всяка матрица имаше една линия за забрана, преминаваща през всички сърца в нея. В процеса на запис токът преминаваше през линиите X и Y, променяйки магнитизацията на избраните халки (по една на равнината) в състояние 1, запазвайки всички 1 в словото. За да се запише 0 в позицията на бита, линията се захранваше с половин ток, противоположен на линията X. В резултат на това сърцата оставаха в стойност 0. Така линията за забрана не позволяваше на сърцето да се обърне на 1. Всяко желано слово можеше да бъде записано в паметта, като се активират съответните линии за забрана.

Модул на памет LVDC.

Как е физически конструиран модулът на памет LVDC? В центъра на модула на паметта се намира стек от 14 матрици от ферромагнитна памет, показани по-рано. Той е заобиколен от няколко платки със схема за управление на жиците X и Y и линиите за забрана, линиите за четене на битовете, откритие на грешки и генериране на необходимите тактова сигнал.

Общо взето, голяма част от схемите, свързани с паметта, се намират в компютърната логика на LVDC, а не в самия модул на паметта. В частност, компютърната логика съдържа регистри за съхранение на адреса и словото на данните и преобразуване между последователно и паралелно. Тя също така съдържа схема за четене от линиите за четене на битовете, проверка на грешки и синхронизация.

Модул на паметта с указание за ключовите компоненти. MIB (Мултислойна платка за междинна свързаност) — това е 12-слойна печатна платка.

Платка за драйвер на паметта Y.

Думата в паметта на магнитни ядра се избира чрез преминаване на съответните линии X и Y през основната колона платки. Нека започнем с описание на схемата на Y-драйвера и как той генерира сигнал през една от 64 Y-линии. Вместо 64 отделни вериги на драйвера, модулът намалява броя на схемите чрез използването на 8 'високи' драйвери и 8 'ниски' драйвери. Те са свързани в 'матрична' конфигурация, така че всяка комбинация от висок и нисък драйвер избира различни редове. По този начин, 8 'високи' и 8 'ниски' драйвери избират една от 64 (8 × 8) Y-линии.

Платата на Y-драйвера (предната част) управлява линиите за избор на Y в колоната платки.

На снимката по-долу можете да видите някои от модулите ULD (бели) и двойки транзистори (златисти), които управляват линиите за избор на Y. Модулът 'EI' е сърцето на драйвера: той подава импулс на постоянно напрежение (E) или пропуска импулс на постоянен ток (I) през линията за избор. Линията за избор се управлява от активирането на модула EI в режим на напрежение от едната страна на линията и модула EI в режим на ток от другата страна. Резултатът е импулс с правилното напрежение и ток, достатъчен за размагнитване на ядрото. Необходим е голям импулс, за да го обърне; импулсът на напрежение е фиксиран на 17 волта, а токът варира от 180 мА до 260 мА в зависимост от температурата.

Макрофото на платката на Y-драйвера, показваща шест модула ULD и шест двойки транзистори. Всеки модул ULD е означен с номер на частта IBM, типа на модула (например, 'EI') и код, чийто смисъл не е изяснен.

Платката е също оборудвана с модули за следене на грешки (ED), които откриват, когато повече от една линия за избор на Y е активирана едновременно. Модулът ED използва просто полуаналогово решение: той сумира входните напрежения, използвайки мрежа от резистори. Ако резултатното напрежение е над прага, ключът се активира.

Под платата на драйвера се намира диодната матрица, съдържаща 256 диода и 64 резистора. Тази матрица преобразува 8 горни и 8 долни двойки сигнали от платата на драйверите в свързвания с 64 Y-линии, които преминават през основната стек платки. Гъвкавите кабели отгоре и отдолу на платката свързват платката с диодната матрица. Два гъвкави кабела отляво (не се виждат на снимката) и две шини отдясно (едната е видима) свързват диодната матрица с масив от ядра. Гъвкавият кабел, видим отляво, свързва Y-платката с останалата част от компютъра чрез платката за вход/изход, а малкият гъвкав кабел в долния десен ъгъл се свързва с платката на тактовия генератор.

Плата на драйвера за памет X

Схемата за управление на линиите X е подобна на схемата Y, с изключение на това, че има 128 линии X и 64 линии Y. Понеже X-водещите са два пъти повече, модулът има втора плоча на X-драйверите, разположена под него. Въпреки че платите X и Y имат еднакви компоненти, разводката е различна.

Тази платка и аналогичната под нея управляват избраните редове X в стека от платки с ядра.

На снимката по-долу се вижда, че на платката са повредени някои компоненти. Един от транзисторите е изместен, модул ULD е строшен на две, а друг е отломен. Разводката е видима около счупения модул, там също може да се види един от малките кремниеви кристали (вдясно). На тази снимка също могат да се видят следи от вертикални и хоризонтални проводящи пътеки на 12-слойната печатна платка.

Крупен план на повредената част от платката

Под платите на драйверите X се намира матрица от диоди X, съдържаща 288 диода и 128 резистора. X-диодната матрица използва топология, различна от Y-диодната платка, за да избегне удвояването на броя компоненти. Както Y-диодната платка, така и тази платка съдържа компоненти, поставени вертикално между две печатни платки. Този метод се нарича "кордвуд" и позволява плътно упаковане на компонентите.

Макрофото на матрицата от диоди X показва вертикално инсталирани диоди по метода кордвуд между 2 печатни платки. Двете платки на драйверите X се намират над диодната платка, отделени от тях с полиуретанова пяна. Обърнете внимание, че печатните платки са разположени много близо една до друга.

Усилватели на паметта

На снимката по-долу е показана платката на усилвателя за четене. Тя разполага с 7 канала за четене на 7 бита от паметния стек; идентичната платка по-долу обработва още 7 бита, общо 14 бита. Основната задача на усилвателя за четене е да открива слаб сигнал (20 миливолта), генериран от магнитния ядро, и да го превръща в 1-битов изход. Всеки канал се състои от диференциален усилвател и буфер, последвани от диференциален трансформатор и изходен фиксатор. Отляво, 28-жилният гъвкав кабел е свързан с паметния стек, като подава двата края на всеки четящ проводник към схемата на усилвателя, започвайки от модула MSA-1 (усилвател за четене на памет). Отделни компоненти включват резистори (кафяви цилиндри), кондензатори (червени), трансформатори (черни) и транзистори (златисти). Данните излизат от платките на усилвателя за четене чрез гъвкав кабел отдясно.

Платката на усилвателя за четене в горната част на паметния модул. Тази платка усилва сигналите от сензорните проводници, за да създаде изходни битове.

Драйвер на линията за забрана на запис

Драйверите за забрана се използват за запис в паметта и се намират в долната част на основния модул. Има 14 линии за забрана, по една за всяка матрица в стека. За да се запише 0 бит, съответният драйвер за забрана се активира и токът през линията за забрана предотвратява превключването на ядрото на 1. Всяка линия се контролира от модул ID-1 и ID-2 (драйвер на линията за забрана на запис) и двойка транзистори. Високоточните резистори от 20,8 ома в горната и долната част на платката регулират тока на забраната. 14-жилният гъвкав кабел отдясно свързва драйверите с 14禁止щи проводници в стека на платките с ядра.

Забранителната платка в долната част на паметния модул. Тази платка генерира 14 забранителни сигнала, използвани по време на запис.

Памет на драйвера за часовник

Драйверът на часовника е двойка платки, които генерират синхронизиращи сигнали за паметния модул. Веднага след като компютърът започне операция с паметта, различни синхронизиращи сигнали, използвани от паметния модул, се генерират асинхронно от драйвера на часовника на модула. Платките на драйвера на часовника се намират в долната част на модула, между стека и платката за забрана, поради което са трудни за виждане.

Чиповете за тактова честота се намират под основния стек памет, но над платката за заключване.

Сините компоненти на платката на горната снимка представляват многооборотни потенциометри, предполагам за регулиране на времето или напрежението. Резисторите и кондензаторите също са видими на платките. Схемата показва няколко модула MCD (Memory Clock Driver), но на платките не се виждат модули. Трудно е да се каже дали това се дължи на ограничена видимост, промяна в схемата или на наличието на друга платка с тези модули.

Панел за вход и изход на паметта.

Последната платка на модула памет е панел за вход и изход, който разпределя сигналите между платките на модула памет и останалата част от компютъра LVDC. Зеленият 98-контактен конектор в долната част се свързва с шасито на паметта LVDC, предоставяйки сигнали и захранване от компютъра. По-голямата част от пластмасовите конектори са счупени, което показва контактите. Разпределителната платка е свързана с този конектор чрез два 49-контактни гъвкави кабела в долната част (вижда се само предният кабел). Други гъвкави кабели разпределят сигналите към платката на X-драйвера (вляво), платката на Y-драйвера (вдясно), платката на усилвателя за четене (горе) и платката на забраната (долу). 20 кондензатора на платката филтрират захранването, подадено на модула памет.

Плата за вход и изход между модула памет и останалата част от компютъра. Зеленият конектор в долната част се свързва с компютъра, а тези сигнали се насочват през плоските кабели към другите части на модула памет.

Извод

Основният модул памет LVDC осигуряваше компактен и надежден склад. В долната част на компютъра можеха да се поставят до 8 модула памет. Това позволява на компютъра да съхрани 32 киловорда. 26-битни думи или 16 киловорда в излишен режим с висока надеждност „дуплекс“.

Интересна особеност на LVDC е, че модулите памет могат да бъдат огледални за надеждност. В „дуплексен“ режим всяка дума се съхранява в два модула памет. Ако в един модул възникне грешка, правилната дума може да бъде получена от другия модул. Въпреки че това осигурява надеждност, то намалява обема на паметта наполовина. Алтернативно, модулите памет могат да се използват в „симплексен“ режим, където всяка дума се съхранява само веднъж.

LVDC побира до осем модула памет на централния процесор

Модулът памет с магнитни сърцевини позволява визуално да се представи времето, когато за съхранение на 8 КБ е бил необходим 5-фунтов (2,3 кг) модул. Все пак, тази памет беше доста развита за своето време. Подобни устройства престанаха да се използват през 70-те години с появата на полупроводникова DRAM.

Съдържанието на оперативната памет се запазва при изключване на захранването, така че е напълно възможно модулът все още да съдържа софтуера от последното използване на компютъра. Да, да, там може да се намери нещо интересно дори след десетилетия. Беше любопитно да се опита да се възстановят тези данни, но повредената схема създава проблем, така че съдържанието вероятно няма да може да бъде извлечено от модула памет за още десетилетия.

Какво още полезно може да прочетете в блога Cloud4Y

→ Великденски яйца на топографските карти на Швейцария
→ Компютърни брандове от 90-те, ч. 1
→ Как майката на хакера проникна в затвора и зарази компютъра на началника
→ Диагностика на мрежовите връзки на виртуалния рутер EDGE
→ Как се "счупи" банка

Абонирайте се за нашия Telegram-канал, за да не пропуснете следващата статия! Пишем не по-често от два пъти седмично и само по същество. И също така напомняме, че Cloud4Y може да предостави безопасен и надежден достъп до бизнес приложения и информация, необходими за осигуряване на бизнес непрекъснатост. Дистанционната работа е допълнителна бариера срещу разпространението на коронавируса. Подробности – при нашите мениджъри.

Източник: habr.com