Атаката TSA, която води до изтичане на информация от микроархитектурни структури на CPU AMD

Компания AMD разкри информация за нов клас микроархитектурни атаки върху своите процесори — TSA (Transient Scheduler Attack). Атаката позволява на злонамерен потребител да заобиколи механизмите за изолация на CPU и да определи данни, обработвани в други контексти, например, от пространството на потребителя да получи информация, обработвана на ниво ядро, или от гостуваща система да узнае данни, използвани в друга гостуваща система.

Уязвимостите са установени по време на разработването на инструменти, създадени от изследователи на Microsoft и Швейцарската политехника в Цюрих, за стрес-тестиране на микроархитектурната изолация между различни зони за разграничаване на достъпа, като ядро, виртуални машини и процеси.

Методът на атаката се основава на зависимостта на времето за изпълнение на определени инструкции от състоянието на микроархитектурни структури. Когато процесорът очаква бързо завършване на инструкцията за четене на данни от паметта (например, предполага, че данните са в L1 кеша), но не успее успешно да получи данните, възниква състояние на "фалшиво завършване" на инструкцията (false completion). В този момент процесорът, още преди да определи това състояние, може да планира спекулативно изпълнение на други операции, зависещи от резултата от изпълнението на инструкцията за зареждане от паметта.

Тъй като зареждането не е завършено, свързаните с него данни се считат от процесора за невалидни, а операцията за зареждане по-късно се повтори отново. Зависимите операции също се изпълняват отново след готовността на коректните данни. При това, изпразването на конвейера (pipeline flush) след изпълнението на инструкцията, за която е фиксирано състоянието "фалшиво завършване", не се извършва и некоректните данни могат да бъдат пренасочени в зависимите операции.

Изпълнението на подобни операции не променя състоянието на кеша и TLB (Translation Lookaside Buffer), т.е. данните не могат да бъдат възстановени с традиционни методи за определяне на състоянието на кеша. Но тези данни влияят на времето за изпълнение на други инструкции. Анализът на времето за изпълнение може да се използва като източник на Leakage на информация от микроархитектурни структури, останала след спекулативното изпълнение на други операции.

В зависимост от източника на извличане на остатъчни данни, са определени две уязвимости:

• CVE-2024-36350 (TSA-SQ — TSA Store Queue) — изтичане от буфера за временно съхранение на операции за запис (Store Queue), което позволява да се определи резултатът от изпълнението на инструкциите за запис в паметта.
• CVE-2024-36357 (TSA-L1 — TSA L1 Data Cache) — изтичане през кэш L1D.

Уязвимостите се проявяват в семейството процесори на AMD (Fam19h) на базата на микроархитектурите Zen 3 и Zen 4. Например, проблемът е наличен в сериите CPU AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4, AMD Ryzen Embedded 5000/7000/V3000.

Необходимите за блокиране на уязвимостите модификации са включени в декемврийското обновление на микрокода и PI-фирмизма (Platform Initialization), предадени на производителите на OEM. Патчове за защита от уязвимостите са предадени за включване в ядрото на Linux (за деактивиране на защитата, която негативно влияе на производителността, е предвидена опция в командния ред на ядрото „tsa=off“). Поправка е добавена и в хипервизора Xen. За блокиране на уязвимостта е необходимо едновременно как обновление на микрокода, така и активиране на защитния режим на ниво ядро или хипервизор.

Източник: opennet.ru