Атаката TSA, водеща до изтичане на информация от микроархитектурни структури на CPU AMD.

Компания AMD разкри информация за нов клас микроархитектурни атаки върху своите процесори — TSA (Transient Scheduler Attack). Атаката позволява на злонамерен потребител да заобиколи механизмите за изолация на CPU и да определи данните, обработвани в други контексти, например, от потребителското пространство да определи информация, обработвана на ниво ядро, или от гостуваща система да научи данни, използвани в друга гостуваща система.

Уязвимостите бяха установени в хода на разработването на инструменти, създадени от изследователи от Microsoft и Швейцарската висша техническа школа в Цюрих за стрес тестиране на микроархитектурната изолация между различни зони на достъп, като ядро, виртуални машини и процеси.

Методът на атака се основава на зависимостта на времето за изпълнение на някои инструкции от състоянието на микроархитектурните структури. Когато процесорът очаква бързо завършване на инструкция за четене на данни от паметта (например, предполагаща, че данните са в кеша L1), но не успява да получи данните успешно, възниква състояние на „фалшиво завършване“ на инструкцията (false completion). При това процесорът още преди да установи това състояние може да планира спекулативно изпълнение на други операции, зависещи от резултата от изпълнението на инструкцията за зареждане от паметта.

Тъй като зареждането е останало незавършено, асоциираните с него данни се признават от процесора за невалидни, а операцията за зареждане се повтаря по-късно. Зависимите операции също се повтарят, след като коректните данни станат налични. При това не се извършва нулиране на конвейера (pipeline flush) след изпълнението на инструкцията, за която е фиксирано състояние на „фалшово завършване“, и некоректните данни могат да бъдат пренасочени към зависимите операции.

Изпълнението на подобни операции не променя състоянието на кеша и TLB (Translation Lookaside Buffer), т.е. данните не могат да бъдат възстановени с традиционни методи за определяне на състоянието на кеша. Но тези данни оказват влияние върху времето за изпълнение на други инструкции. Анализът на времето за изпълнение може да се използва като източник на изтичане на информация от микроархитектурните структури, останала след спекулативното изпълнение на други операции.

В зависимост от източника на извлечение на остатъчни данни, са определени две уязвимости:

• CVE-2024-36350 (TSA-SQ — TSA Магазин на опашката) — изтичане от буфера за временно съхранение на операции за запис (Store Queue), позволяващо да се определи резултатът от изпълнението на инструкциите за запис в паметта.
• CVE-2024-36357 (TSA-L1 — TSA L1 Кеш за данни) — изтичане през кеша L1D.

Уязвимостите се проявяват в семейството на процесорите AMD (Fam19h), базирани на микроархитектурите Zen 3 и Zen 4. Например, проблемът е наличен в серийните модели на CPU AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4, AMD Ryzen Embedded 5000/7000/V3000.

Необходимите за блокиране на уязвимостта промени са включени в декемврийското обновление на микроархитектурата и PI-фърмуера (Platform Initialization), изпратени на OEM производителите. Патчове за защита от уязвимостта са предоставени за включване в ядрото на Linux (за деактивиране на защитата, която оказва негативно влияние върху производителността, е предвидена опция в командния ред на ядрото „tsa=off“). Поправката е добавена и в хипервизора Xen. За блокиране на уязвимостта е необходимо едновременно обновление на микроархитектурата и активиране на режим на защита на ниво ядро или хипервизор.

Източник: opennet.ru