Проектът Libre-SOC, който разработва отворен чип с реализация на хибридна архитектура в стил CDC 6600, при която инструкциите за CPU, VPU и GPU не са разделени и са предложени в един ISA, достигна етап на предаване за производство на първия тестов образец. Първоначално проектът се развиваше под името Libre RISC-V, но беше преименуван на Libre-SOC след решението да замени RISC-V с архитектурата на набора от команди (ISA) OpenPOWER 3.0.
Проектът е насочен към създаване на пълноценна, напълно отворена и без лицензионни такси система на чип (SoC), която ще може да се използва в едноплаткови компютри, нетбуци и различни преносими устройства. В допълнение към свойствените за CPU инструкции и регистри за общо назначение, Libre-SOC предоставя в един функционален блок на процесора възможности за извършване на векторни операции и специализирани изчисления, характерни за VPU и GPU. Чипът използва архитектурата на набора от команди OpenPOWER, разширението Simple-V с инструкции за векторизация и паралелна обработка на данни, а също така специализирани инструкции за преобразуване в ARGB и извършване на типични 3D операции.
Инструкциите на GPU са съсредоточени върху използването с графичния API Vulkan, а VPU - върху ускоряване на преобразуването YUV-RGB и декодирането на формати MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3, AC3, Vorbis и Opus. За Mesa се разработва свободен драйвер, който използва възможностите на Libre-SOC за предоставяне на хардуерно ускорена софтуерна реализация на графичния API Vulkan. Например, шейдърите Vulkan могат да бъдат транслирани с помощта на JIT двигателя за изпълнение, използвайки наличните в Libre-SOC специализирани инструкции.
В следващия тестов прототип планират да реализират разширение SVP64 (Variable-length Vectorisation), позволяващо използването на Libre-SOC като векторен процесор (освен 32 64-разрядни регистри за общо назначение ще бъдат предоставени 128 регистри за векторни изчисления). Първият прототип включва само едно ядро, работещо на честота 300 MHz, но в течение на две години се планира да бъде пусната 4-ядрена версия, след това 8-ядрена, а в дългосрочен план и 64-ядрена.
Първата партида на чипа ще бъде произведена в компанията TSMC с използване на технологията 180nm. Всички разработки по проекта се разпространяват под свободни лицензи, включително файлове в формат GDS-II с описание на цялата топология на чипа, достатъчна за започване на собствено производство. Libre-SOC ще бъде първият напълно независим чип, базиран на архитектурата Power, произведен не от IBM. При разработката е използван език за описание на хардуер nMigen (HDL базиран на Python, без използване на VHDL и Verilog), библиотеки за стандартни клетки FlexLib от проекта Chips4Makers и свободен VLSI инструментариум Coriolis2 за преобразуване от HDL към GDS-II.
Разработката на Libre-SOC беше финансирана от фонда NLnet Foundation, който отпусна 400 хиляди евро за създаването на напълно открит чип в рамките на програма за разработване на проверими и надеждни основни технически решения. Чипът има размер 5.5×5.9 мм и включва 130 хиляди логически вентилa. В състава му влизат четири модула SRAM по 4KB и блок за фазова автоматична настройка на честотата (PLL) с 300 MHz.
Източник: opennet.ru
