Организацията OpenPOWER Foundation анонсира нов проект LibreBMC, насочен към създаване на напълно открит контролер BMC (Baseboard Management Controller) за сървъри, използвани в центрове за данни. LibreBMC ще се развива като съвместен проект, в който вече участваха компании като Google, IBM, Antmicro, Yadro и Raptor Computing Systems.
BMC представлява специализиран контролер, който се инсталира в сървърите и разполага със собствен CPU, памет, хранилище и интерфейси за опитване на сензори, предоставящ нискоуровнев интерфейс за мониторинг и управление на сървърното оборудване. С помощта на BMC, независимо от работещата операционна система, могат да се наблюдават състоянието на сензорите, да се управлява захранването, фърмуера и дисковете, да се организира дистанционно зареждане по мрежата, да се предостави работа на конзолата за дистанционен достъп и т.н. сървър Може да следите състоянието на сензорите, да управлявате захранването, фърмуерите и дисковете, да организирате дистанционно зареждане по мрежата и да осигурите достъп до конзолата от разстояние.
LibreBMC се развива в съответствие с принципите на Open Hardware. Освен отворени схеми, проектна документация и спецификации, планира се да се използва и открит инструментариум за разработка. Специално за създаване на електронни схеми SoC е задействан фреймуъркът LiteX, а за разработка на решения, базирани на FPGA, се използва пакетът SymbiFlow. Приготовената плата в крайна сметка ще отговаря на спецификацията DC-SCM, която определя изискванията за управляващите модули, използвани в сървърното оборудване, разработвано от проекта Open Compute.
LibreBMC ще бъде комплектован с процесор на базата на откритата архитектура POWER. Като фърмуер ще се използва стекът OpenBMC, разработен първоначално от компанията Facebook и преобразуван в съвместен проект под егидата на Linux Foundation. Прилагането на OpenBMC във връзка с проекта LibreBMC ще осигури напълно открит продукт, съчетаващ открито оборудване и открит фърмуер. В момента LibreBMC е в етап на проектиране на прототип, реализиран с използване на FPGA Lattice ECP5 и Xilinx Artix-7.
Източник: opennet.ru
