Достъпен е релиз на проекта CoreBoot 4.22, в рамките на който се разработва свободна алтернатива на собственическите фърмуери и BIOS. Кодът на проекта се разпространява под лицензия GPLv2. В създаването на новата версия са участвали 135 разработчици, които са подготвили 977 промени. Отбелязва се, че от следващото издание проектът ще премине на нова схема на именуване на версиите, използваща обвързване с датата (година.месяц.обновление), например, през февруари 2024 година вместо версия 4.23 ще бъде формированo издание 24.02.00.
Основни промени:
- Добавена е начална реализация на платформата AMD openSIL (Open-Source Silicon Initialization Library), развиваща компоненти за опростяване на създаването на фърмуери.
- Добавена е поддръжка за 17 дънни платки. 11 от добавените платки се използват на устройства с Chrome OS или на сървъри Google. Платки, които не са свързани с Google:
- AMD Onyx
- Intel Meteorlake-P RVP
- Purism Librem 11
- Purism Librem L1UM v2
- Siemens FA EHL
- Supermicro X11SSW-F
- Добавена е поддръжка на SoC AMD Genoa.
- На архитектуре x86 на стадиях до инициализации памяти реализована поддержка секции «.data», позволяющая использовать определения глобальных переменных в коде на языке Си. На стадии загрузочного блока данные прикрепляются сразу после кода и затем размещаются в кэше, используя концепцию Cache-As-RAM (VMA).
- За системи x86 на етап ramstage и етапите преди инициализация на паметта е реализирана поддръжка на кеш за файловата система CBFS, използвана за разполагане на компоненти Coreboot на Flash. Кешът CBFS позволява разпаковане на файлове CBFS, използвайки функцията cbfs_map() без резервиране на отделна област памет за файла. За настройка на размера на кеша са предложени параметрите PRERAM_CBFS_CACHE_SIZE и RAMSTAGE_CBFS_CACHE_SIZE.
- Добавена е възможността за вграждане на romstage в зареждащия блок (bootblock). Доставката на romstage в състава на зареждащия блок позволява намаляване на размера на кода с 10-20 хиляди реда. От ситуациите, в които може да е необходима отделна доставка на romstage, се споменават конфигурации с vboot или fallback-режим, както и устройства с ограничен размер на зареждащия блок (Intel APL 32K) или твърде бавен зареждащ носител (някои ARM SoC).
- В gfx е добавен API за определяне наличието на външен екран на устройства с чипове Intel.
- В pci_rom е реализирана възможност за добавяне на контролна сума за VBIOS при попълване на таблицата VFCT. Подобна контролна сума се проверява от някои AMD драйвери за Windows.
- Добавени промени, които позволяват стартиране на Windows на някои устройства Chromebook с Coreboot.
- Реализирано е генериране на ACPI таблица за устройства, базирани на архитектура ARM64.
- Подобрена е съвместимостта с ACPI спецификациите.
- Настройки MRC (Memory Reference Code) за платки SNB+MRC са прехвърлени в структурата DeviceTree.
- Актуализирани са компонентите на payload, базирани на U-Boot и edk2.
- Актуализиран е използваният инструментарий: GMP 6.3.0, binutils 2.41 и MPFR 4.2.1.
- Основная ветка в Git-репозитории переименована с «master» на «main».
Източник: opennet.ru
