Google, в сътрудничество с производствените компании SkyWater Technology и Efabless, стартира инициатива, която позволява на разработчиците на отворен хардуер да правят чиповете, които разработват безплатно. Инициативата има за цел да стимулира разработването на отворен хардуер, да намали разходите за разработване на отворени проекти и да опрости взаимодействието с производствените предприятия. Благодарение на инициативата всеки може да започне да разработва свои собствени персонализирани чипове, без да се страхува от високите разходи за производство на първоначални прототипи. Всички разходи за производство, опаковане и доставка се покриват от Google.
Заявления за включване в безплатната продуцентска програма могат да се подават веднъж на два месеца. Най-близкият слот ще бъде затворен на 8 юни, а чиповете, които успяха да влязат в него, ще бъдат готови на 30 август и изпратени на авторите на 18 октомври. От подадените заявления се избират 40 проекта (ако подадените заявления са по-малко от 40, тогава всички преминали проверката за коректност ще бъдат пуснати в производство). Въз основа на производствените резултати разработчикът ще получи 50 чипа и 5 платки с инсталирани чипове.
Заявления се приемат само от проекти, изцяло разпространявани под отворени лицензи, които не са обременени от споразумения за неразкриване (NDA) и не ограничават обхвата на използване на техните продукти. Данните за производство трябва да бъдат прехвърлени във формат GDSII, да преминат предоставения набор от тестове и да бъдат възпроизведени от изходните дизайнерски файлове (т.е. изпратете проект с отворен код, но няма да можете да изпратите патентован дизайн за производство).
За да се опрости разработването на отворени чипове, налични са следните инструменти с отворен код:
- SkyWater PDK (Process Design Kit), набор от инструменти, който описва 130nm технически процес (SKY130), използван в завода на SkyWater, и ви позволява да подготвите проектните файлове, необходими за производството на микросхеми.
- OpenLane е набор от компоненти за автоматизирано преобразуване на дизайн на RTL схема на специфични за приложение чипове (ASIC) във формат GDSII, използван във фабриките за чипове.
- XLS (Accelerated HW Synthesis) е инструментариум за синтезиране на дизайнерски файлове с хардуер на чип, които съответстват на предоставеното описание на високо ниво на необходимата функционалност, проектирана в стила на разработката на софтуер.
- Набор от правила за системата за сглобяване на Bazel с поддръжка на отворени инструменти (Yosys, Verilator, OpenROAD) за работа с езици за описание на хардуера (Verilog, VHDL, Chisel, nMigen).
- OpenROAD е рамка за автоматизиране на процеса на разработка на микросхеми с отворен код.
- Verible е набор от инструменти за разработка на езика Verilog, включително парсер, система за стилово форматиране и линтер.
Източник: opennet.ru