Проектът Libre-SOC, който разработва отворен чип с хибридна архитектура в стил CDC 6600, в който, за да се намали размерът и сложността на чипа, инструкциите на CPU, VPU и GPU не са разделени и се предлагат в една ISA , достигна етапа на прехвърляне на първия тестов образец в производство. Проектът първоначално е разработен под името Libre RISC-V, но е преименуван на Libre-SOC след решението да се замени RISC-V с архитектурата на набора от инструкции OpenPOWER 3.0 (ISA).
Проектът има за цел да създаде цялостна, напълно отворена и безплатна система на чип (SoC), която може да се използва в едноплаткови компютри, нетбуци и различни преносими устройства. В допълнение към специфичните за CPU инструкции и регистрите с общо предназначение, Libre-SOC предоставя възможностите за извършване на векторни операции и специализирани изчисления, типични за VPU и GPU в един функционален блок на процесора. Чипът използва архитектурата на набора от инструкции OpenPOWER, разширението Simple-V с инструкции за векторизация и паралелна обработка на данни, както и специализирани инструкции за ARGB конвертиране и общи 3D операции.
Инструкциите на графичния процесор са фокусирани върху използването с графичния API на Vulkan, а VPU върху ускоряването на YUV-RGB конвертирането и декодирането на MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis формати и Opus. Разработва се безплатен драйвер за Mesa, който използва възможностите на Libre-SOC, за да осигури хардуерно ускорена софтуерна реализация на графичния API на Vulkan. Например шейдърите на Vulkan могат да бъдат преведени с помощта на JIT двигател за изпълнение с помощта на специализирани инструкции, налични в Libre-SOC.
В следващия тестов прототип те планират да внедрят разширението SVP64 (Variable-length Vectorisation), което позволява на Libre-SOC да се използва като векторен процесор (в допълнение към 32 64-битови регистъра с общо предназначение ще бъдат предоставени 128 регистъра за векторни изчисления). Първият прототип включва само едно ядро, работещо на 300 MHz, но в рамките на две години се планира пускането на 4-ядрена версия, след това 8-ядрена версия и в дългосрочен план 64-ядрена версия.
Първата партида от чипа ще бъде произведена от TSMC по 180nm технологичен процес. Всички разработки на проекта се разпространяват под безплатни лицензи, включително файлове във формат GDS-II с описание на пълната топология на чипа, достатъчна за стартиране на собствено производство. Libre-SOC ще бъде първият напълно независим чип, базиран на Power архитектурата, който не е произведен от IBM. Разработката използва езика за описание на хардуера nMigen (HDL, базиран на Python, без използване на VHDL и Verilog), стандартните клетъчни библиотеки FlexLib от проекта Chips4Makers и безплатния инструментариум Coriolis2 VLSI за конвертиране от HDL към GDS-II.
Разработването на Libre-SOC беше финансирано от фондация NLnet, която отпусна 400 хиляди евро за създаване на напълно отворен чип като част от програма за създаване на проверими и надеждни фундаментални технически решения. Чипът е с размери 5.5x5.9 mm и включва 130 хиляди логически порта. Състои се от четири 4KB SRAM модула и 300 MHz фазово заключена верига (PLL).
Източник: opennet.ru