Π˜Π½ΠΈΡ†ΠΈΠ°Ρ‚ΠΈΠ²Π° Π·Π° FPGA с ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ ΠΊΠΎΠ΄

Обяви ΡΡŠΠ·Π΄Π°Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° Π½ΠΎΠ²Π° организация с нСстопанска Ρ†Π΅Π», Open-Source FPGA Foundation (OSFPGA), насочСна към Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅, популяризиранС ΠΈ създаванС Π½Π° срСда Π·Π° ΡΡŠΠ²ΠΌΠ΅ΡΡ‚Π½ΠΎ Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ Π½Π° ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ΠΈ Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π½ΠΈ ΠΈ софтуСрни Ρ€Π΅ΡˆΠ΅Π½ΠΈΡ, ΡΠ²ΡŠΡ€Π·Π°Π½ΠΈ с ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° ΠΏΠΎΠ»Π΅Π²ΠΈ ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠΈΡ€ΡƒΠ΅ΠΌΠΈ Π³Π΅ΠΉΡ‚ масиви ( FPGA) ΠΈΠ½Ρ‚Π΅Π³Ρ€Π°Π»Π½ΠΈ схСми, ΠΊΠΎΠΈΡ‚ΠΎ позволяват ΠΏΡ€Π΅ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠΈΡ€ΡƒΠ΅ΠΌΠ° логичСска Ρ€Π°Π±ΠΎΡ‚Π° слСд производството Π½Π° Ρ‡ΠΈΠΏ. ΠšΠ»ΡŽΡ‡ΠΎΠ²ΠΈΡ‚Π΅ Π΄Π²ΠΎΠΈΡ‡Π½ΠΈ ΠΎΠΏΠ΅Ρ€Π°Ρ†ΠΈΠΈ (AND, NAND, OR, NOR ΠΈ XOR) Π² Ρ‚Π°ΠΊΠΈΠ²Π° Ρ‡ΠΈΠΏΠΎΠ²Π΅ сС ΠΈΠ·ΠΏΡŠΠ»Π½ΡΠ²Π°Ρ‚ с ΠΏΠΎΠΌΠΎΡ‰Ρ‚Π° Π½Π° логичСски ΠΏΠΎΡ€Ρ‚ΠΈ (ΠΏΡ€Π΅Π²ΠΊΠ»ΡŽΡ‡Π²Π°Ρ‚Π΅Π»ΠΈ), ΠΊΠΎΠΈΡ‚ΠΎ ΠΈΠΌΠ°Ρ‚ мноТСство Π²Ρ…ΠΎΠ΄ΠΎΠ²Π΅ ΠΈ Π΅Π΄ΠΈΠ½ ΠΈΠ·Ρ…ΠΎΠ΄, конфигурацията Π½Π° Π²Ρ€ΡŠΠ·ΠΊΠΈΡ‚Π΅ ΠΌΠ΅ΠΆΠ΄Ρƒ ΠΊΠΎΠΈΡ‚ΠΎ ΠΌΠΎΠΆΠ΅ Π΄Π° сС промСня ΠΎΡ‚ софтуСра.

ΠžΡΠ½ΠΎΠ²Π°Ρ‚Π΅Π»ΠΈΡ‚Π΅ Π½Π° OSFPGA Π²ΠΊΠ»ΡŽΡ‡Π²Π°Ρ‚ някои Π²ΠΈΠ΄Π½ΠΈ изслСдоватСли Π½Π° FPGA Ρ‚Π΅Ρ…Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ ΠΎΡ‚ ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΠΈ ΠΈ ΠΏΡ€ΠΎΠ΅ΠΊΡ‚ΠΈ ΠΊΠ°Ρ‚ΠΎ EPFL, QuickLogic, Zero ASIC ΠΈ GSG Group. Под Π΅Π³ΠΈΠ΄Π°Ρ‚Π° Π½Π° Π½ΠΎΠ²Π°Ρ‚Π° организация Ρ‰Π΅ бъдС Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π΅Π½ Π½Π°Π±ΠΎΡ€ ΠΎΡ‚ ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ΠΈ ΠΈ Π±Π΅Π·ΠΏΠ»Π°Ρ‚Π½ΠΈ инструмСнти Π·Π° Π±ΡŠΡ€Π·ΠΎ създаванС Π½Π° ΠΏΡ€ΠΎΡ‚ΠΎΡ‚ΠΈΠΏΠΈ, Π±Π°Π·ΠΈΡ€Π°Π½ΠΈ Π½Π° FPGA Ρ‡ΠΈΠΏΠΎΠ²Π΅ ΠΈ ΠΏΠΎΠ΄Π΄Ρ€ΡŠΠΆΠΊΠ° Π·Π° автоматизация Π½Π° Π΅Π»Π΅ΠΊΡ‚Ρ€ΠΎΠ½Π½ΠΎΡ‚ΠΎ ΠΏΡ€ΠΎΠ΅ΠΊΡ‚ΠΈΡ€Π°Π½Π΅ (EDA). ΠžΡ€Π³Π°Π½ΠΈΠ·Π°Ρ†ΠΈΡΡ‚Π° ΡΡŠΡ‰ΠΎ Ρ‚Π°ΠΊΠ° Ρ‰Π΅ наблюдава ΡΡŠΠ²ΠΌΠ΅ΡΡ‚Π½ΠΎΡ‚ΠΎ Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ Π½Π° ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ΠΈ стандарти, ΡΠ²ΡŠΡ€Π·Π°Π½ΠΈ с FPGA, осигурявайки Π½Π΅ΡƒΡ‚Ρ€Π°Π»Π΅Π½ Ρ„ΠΎΡ€ΡƒΠΌ Π·Π° ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΠΈΡ‚Π΅ Π΄Π° сподСлят ΠΎΠΏΠΈΡ‚ ΠΈ Ρ‚Π΅Ρ…Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ.

ΠžΡ‡Π°ΠΊΠ²Π° сС OSFPGA Π΄Π° ΠΏΠΎΠ·Π²ΠΎΠ»ΠΈ Π½Π° ΠΊΠΎΠΌΠΏΠ°Π½ΠΈΠΈΡ‚Π΅ Π·Π° Ρ‡ΠΈΠΏΠΎΠ²Π΅ Π΄Π° Π΅Π»ΠΈΠΌΠΈΠ½ΠΈΡ€Π°Ρ‚ някои ΠΎΡ‚ ΠΈΠ½ΠΆΠ΅Π½Π΅Ρ€Π½ΠΈΡ‚Π΅ процСси, Π²ΠΊΠ»ΡŽΡ‡Π΅Π½ΠΈ Π² производството Π½Π° FPGA, Π΄Π° прСдоставят Π½Π° Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Ρ‡ΠΈΡ†ΠΈΡ‚Π΅ Π½Π° ΠΊΡ€Π°ΠΉΠ½ΠΈΡ‚Π΅ ΠΏΠΎΡ‚Ρ€Π΅Π±ΠΈΡ‚Π΅Π»ΠΈ Π³ΠΎΡ‚ΠΎΠ² пСрсонализиран софтуСрСн стСк Π·Π° FPGA ΠΈ Π΄Π° позволят ΡΡŠΡ‚Ρ€ΡƒΠ΄Π½ΠΈΡ‡Π΅ΡΡ‚Π²ΠΎ Π·Π° създаванС Π½Π° Π½ΠΎΠ²ΠΈ висококачСствСни Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€ΠΈ. ΠžΡ‚Π±Π΅Π»ΡΠ·Π²Π° сС, Ρ‡Π΅ ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ΠΈΡ‚Π΅ инструмСнти, прСдоставСни ΠΎΡ‚ OSFPGA, Ρ‰Π΅ сС ΠΏΠΎΠ΄Π΄ΡŠΡ€ΠΆΠ°Ρ‚ Π½Π° Π½Π°ΠΉ-високо Π½ΠΈΠ²ΠΎ Π½Π° качСство, отговарящо ΠΈΠ»ΠΈ Π½Π°Π΄Π²ΠΈΡˆΠ°Π²Π°Ρ‰ΠΎ индустриалнитС стандарти.

ΠžΡΠ½ΠΎΠ²Π½ΠΈΡ‚Π΅ Ρ†Π΅Π»ΠΈ Π½Π° Open-Source FPGA Foundation са:

  • ΠŸΡ€Π΅Π΄ΠΎΡΡ‚Π°Π²ΡΠ½Π΅ Π½Π° рСсурси ΠΈ инфраструктура Π·Π° Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ Π½Π° Π½Π°Π±ΠΎΡ€ ΠΎΡ‚ инструмСнти, ΡΠ²ΡŠΡ€Π·Π°Π½ΠΈ с FPGA Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€ ΠΈ софтуСр.
  • ΠΠ°ΡΡŠΡ€Ρ‡Π°Π²Π°Π½Π΅ Π½Π° ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° Ρ‚Π΅Π·ΠΈ инструмСнти Ρ‡Ρ€Π΅Π· Ρ€Π°Π·Π»ΠΈΡ‡Π½ΠΈ ΡΡŠΠ±ΠΈΡ‚ΠΈΡ.
  • ΠžΡΠΈΠ³ΡƒΡ€Π΅Ρ‚Π΅ ΠΏΠΎΠ΄Π΄Ρ€ΡŠΠΆΠΊΠ°, Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ ΠΈ отворСност Π½Π° инструмСнти Π·Π° изслСдванС Π½Π° ΡƒΡΡŠΠ²ΡŠΡ€ΡˆΠ΅Π½ΡΡ‚Π²Π°Π½ΠΈ FPGA Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€ΠΈ, ΠΊΠ°ΠΊΡ‚ΠΎ ΠΈ ΡΠ²ΡŠΡ€Π·Π°Π½ΠΈ софтуСрни ΠΈ Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π½ΠΈ Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚ΠΊΠΈ.
  • ΠŸΠΎΠ΄Π΄ΡŠΡ€ΠΆΠ°Π½Π΅ Π½Π° ΠΊΠ°Ρ‚Π°Π»ΠΎΠ³ Π½Π° ΠΏΡƒΠ±Π»ΠΈΡ‡Π½ΠΎ Π΄ΠΎΡΡ‚ΡŠΠΏΠ½ΠΈ FPGA Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€ΠΈ, Ρ‚Π΅Ρ…Π½ΠΎΠ»ΠΎΠ³ΠΈΠΈ Π·Π° ΠΏΡ€ΠΎΠ΅ΠΊΡ‚ΠΈΡ€Π°Π½Π΅ ΠΈ Π΄ΠΈΠ·Π°ΠΉΠ½ Π½Π° ΠΏΠ»Π°Ρ‚ΠΊΠΈ, ΠΈΠ·Π²Π»Π΅Ρ‡Π΅Π½ΠΈ ΠΎΡ‚ ΠΏΡƒΠ±Π»ΠΈΠΊΠ°Ρ†ΠΈΠΈ ΠΈ разкрития Π½Π° ΠΈΠ·Ρ‚Π΅ΠΊΠ»ΠΈ ΠΏΠ°Ρ‚Π΅Π½Ρ‚ΠΈ.
  • ΠŸΠΎΠ΄Π³ΠΎΡ‚Π²Π΅Ρ‚Π΅ ΠΈ осигурСтС Π΄ΠΎΡΡ‚ΡŠΠΏ Π΄ΠΎ ΠΌΠ°Ρ‚Π΅Ρ€ΠΈΠ°Π»ΠΈ Π·Π° ΠΎΠ±ΡƒΡ‡Π΅Π½ΠΈΠ΅, Π·Π° Π΄Π° ΠΏΠΎΠΌΠΎΠ³Π½Π΅Ρ‚Π΅ Π·Π° ΠΈΠ·Π³Ρ€Π°ΠΆΠ΄Π°Π½Π΅Ρ‚ΠΎ Π½Π° общност ΠΎΡ‚ заинтСрСсовани Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Ρ‡ΠΈΡ†ΠΈ.
  • ΠžΠΏΡ€ΠΎΡΡ‚Π΅Ρ‚Π΅ ΡΡŠΡ‚Ρ€ΡƒΠ΄Π½ΠΈΡ‡Π΅ΡΡ‚Π²ΠΎΡ‚ΠΎ с ΠΏΡ€ΠΎΠΈΠ·Π²ΠΎΠ΄ΠΈΡ‚Π΅Π»ΠΈΡ‚Π΅ Π½Π° Ρ‡ΠΈΠΏΠΎΠ²Π΅, Π·Π° Π΄Π° Π½Π°ΠΌΠ°Π»ΠΈΡ‚Π΅ Ρ€Π°Π·Ρ…ΠΎΠ΄ΠΈΡ‚Π΅ ΠΈ Π²Ρ€Π΅ΠΌΠ΅Ρ‚ΠΎ Π·Π° тСстванС ΠΈ Π²Π°Π»ΠΈΠ΄ΠΈΡ€Π°Π½Π΅ Π½Π° Π½ΠΎΠ²ΠΈ FPGA Π°Ρ€Ρ…ΠΈΡ‚Π΅ΠΊΡ‚ΡƒΡ€ΠΈ ΠΈ Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€.

Π‘Π²ΡŠΡ€Π·Π°Π½ΠΈ инструмСнти с ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ ΠΊΠΎΠ΄:

  • OpenFPGA Π΅ ΠΊΠΎΠΌΠΏΠ»Π΅ΠΊΡ‚ Π·Π° автоматизация Π½Π° Π΅Π»Π΅ΠΊΡ‚Ρ€ΠΎΠ½Π½ΠΎΡ‚ΠΎ ΠΏΡ€ΠΎΠ΅ΠΊΡ‚ΠΈΡ€Π°Π½Π΅ (EDA) Π·Π° FPGA, ΠΊΠΎΠΉΡ‚ΠΎ ΠΏΠΎΠ΄Π΄ΡŠΡ€ΠΆΠ° Π³Π΅Π½Π΅Ρ€ΠΈΡ€Π°Π½Π΅ Π½Π° Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€ въз основа Π½Π° описания Π½Π° Verilog.
  • 1st CLaaS Π΅ Ρ€Π°ΠΌΠΊΠ°, която Π²ΠΈ позволява Π΄Π° ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Ρ‚Π΅ FPGA Π·Π° създаванС Π½Π° Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π½ΠΈ ускоритСли Π·Π° ΡƒΠ΅Π± ΠΈ ΠΎΠ±Π»Π°Ρ‡Π½ΠΈ прилоТСния.
  • Verilog-to-Routing (VTR) Π΅ инструмСнтариум, ΠΊΠΎΠΉΡ‚ΠΎ Π²ΠΈ позволява Π΄Π° ΡΡŠΠ·Π΄Π°Π΄Π΅Ρ‚Π΅ конфигурацията Π½Π° ΠΈΠ·Π±Ρ€Π°Π½Π°Ρ‚Π° FPGA въз основа Π½Π° описаниС Π½Π° Π΅Π·ΠΈΠΊΠ° Verilog.
  • Symbiflow Π΅ Π½Π°Π±ΠΎΡ€ ΠΎΡ‚ инструмСнти Π·Π° Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ Π½Π° Ρ€Π΅ΡˆΠ΅Π½ΠΈΡ, Π±Π°Π·ΠΈΡ€Π°Π½ΠΈ Π½Π° Xilinx 7, Lattice iCE40, Lattice ECP5 ΠΈ QuickLogic EOS S3 FPGA.
  • Yosys Π΅ Ρ€Π°ΠΌΠΊΠ° Π·Π° синтСз Π½Π° Verilog RTL Π·Π° ΠΎΠ±Ρ‰ΠΈ прилоТСния.
  • EPFL Π΅ колСкция ΠΎΡ‚ Π±ΠΈΠ±Π»ΠΈΠΎΡ‚Π΅ΠΊΠΈ Π·Π° Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚Π²Π°Π½Π΅ Π½Π° прилоТСния Π·Π° логичСски синтСз.
  • LSOracle Π΅ Π΄ΠΎΠ±Π°Π²ΠΊΠ° към Π±ΠΈΠ±Π»ΠΈΠΎΡ‚Π΅ΠΊΠΈΡ‚Π΅ Π½Π° EPFL Π·Π° ΠΎΠΏΡ‚ΠΈΠΌΠΈΠ·ΠΈΡ€Π°Π½Π΅ Π½Π° Ρ€Π΅Π·ΡƒΠ»Ρ‚Π°Ρ‚ΠΈΡ‚Π΅ ΠΎΡ‚ логичСския синтСз.
  • Edalize Π΅ инструмСнтариум Π½Π° Python Π·Π° взаимодСйствиС със систСмитС Π·Π° автоматизация Π½Π° Π΅Π»Π΅ΠΊΡ‚Ρ€ΠΎΠ½Π½ΠΎΡ‚ΠΎ ΠΏΡ€ΠΎΠ΅ΠΊΡ‚ΠΈΡ€Π°Π½Π΅ (EDA) ΠΈ Π³Π΅Π½Π΅Ρ€ΠΈΡ€Π°Π½Π΅ Π½Π° ΠΏΡ€ΠΎΠ΅ΠΊΡ‚Π½ΠΈ Ρ„Π°ΠΉΠ»ΠΎΠ²Π΅ Π·Π° тях.
  • GHDL Π΅ ΠΊΠΎΠΌΠΏΠΈΠ»Π°Ρ‚ΠΎΡ€, Π°Π½Π°Π»ΠΈΠ·Π°Ρ‚ΠΎΡ€, симулатор ΠΈ синтСзатор Π·Π° Π΅Π·ΠΈΠΊΠ° Π·Π° описаниС Π½Π° Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π° VHDL.
  • VerilogCreator Π΅ плъгин Π·Π° QtCreator, ΠΊΠΎΠΉΡ‚ΠΎ ΠΏΡ€Π΅Π²Ρ€ΡŠΡ‰Π° Ρ‚ΠΎΠ²Π° ΠΏΡ€ΠΈΠ»ΠΎΠΆΠ΅Π½ΠΈΠ΅ Π² срСда Π·Π° Ρ€Π°Π·Ρ€Π°Π±ΠΎΡ‚ΠΊΠ° във Verilog 2005.
  • FuseSoC Π΅ ΠΌΠ΅Π½ΠΈΠ΄ΠΆΡŠΡ€ Π½Π° ΠΏΠ°ΠΊΠ΅Ρ‚ΠΈ Π·Π° HDL (Π•Π·ΠΈΠΊ Π·Π° описаниС Π½Π° Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π°) ΠΊΠΎΠ΄ ΠΈ ΠΏΠΎΠΌΠΎΡ‰Π½Π° ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠ° Π·Π° абстракция Π½Π° асСмблиранС Π·Π° FPGA/ASIC.
  • SOFA (Skywater FPGA с ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ ΠΊΠΎΠ΄) Π΅ Π½Π°Π±ΠΎΡ€ ΠΎΡ‚ ΠΎΡ‚Π²ΠΎΡ€Π΅Π½ΠΈ FPGA IP (ΠΈΠ½Ρ‚Π΅Π»Π΅ΠΊΡ‚ΡƒΠ°Π»Π½Π° собствСност), създадСни с ΠΏΠΎΠΌΠΎΡ‰Ρ‚Π° Π½Π° Skywater PDK ΠΈ Ρ€Π°ΠΌΠΊΠ°Ρ‚Π° OpenFPGA.
  • openFPGALoader Π΅ ΠΏΠΎΠΌΠΎΡ‰Π½Π° ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠ° Π·Π° ΠΏΡ€ΠΎΠ³Ρ€Π°ΠΌΠΈΡ€Π°Π½Π΅ Π½Π° FPGA.
  • LiteDRAM - пСрсонализирано IP ядро ​​за FPGA с внСдряванС Π½Π° DRAM.

ОсвСн Ρ‚ΠΎΠ²Π° ΠΌΠΎΠΆΠ΅ΠΌ Π΄Π° ΠΎΡ‚Π±Π΅Π»Π΅ΠΆΠΈΠΌ ΠΏΡ€ΠΎΠ΅ΠΊΡ‚Π° Main_MiSTer, ΠΊΠΎΠΉΡ‚ΠΎ позволява ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° ΠΏΠ»Π°Ρ‚ΠΊΠ°Ρ‚Π° DE10-Nano FPGA, ΡΠ²ΡŠΡ€Π·Π°Π½Π° към Ρ‚Π΅Π»Π΅Π²ΠΈΠ·ΠΎΡ€ ΠΈΠ»ΠΈ ΠΌΠΎΠ½ΠΈΡ‚ΠΎΡ€, Π·Π° симулиранС Π½Π° ΠΎΠ±ΠΎΡ€ΡƒΠ΄Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° стари ΠΈΠ³Ρ€ΠΎΠ²ΠΈ ΠΊΠΎΠ½Π·ΠΎΠ»ΠΈ ΠΈ класичСски ΠΊΠΎΠΌΠΏΡŽΡ‚Ρ€ΠΈ. Π—Π° Ρ€Π°Π·Π»ΠΈΠΊΠ° ΠΎΡ‚ Ρ€Π°Π±ΠΎΡ‚Π΅Ρ‰ΠΈΡ‚Π΅ Π΅ΠΌΡƒΠ»Π°Ρ‚ΠΎΡ€ΠΈ, ΠΈΠ·ΠΏΠΎΠ»Π·Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° FPGA ΠΏΡ€Π°Π²ΠΈ възмоТно ΠΏΡ€Π΅ΡΡŠΠ·Π΄Π°Π²Π°Π½Π΅Ρ‚ΠΎ Π½Π° ΠΎΡ€ΠΈΠ³ΠΈΠ½Π°Π»Π½Π°Ρ‚Π° Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π½Π° срСда, Π²ΡŠΡ€Ρ…Ρƒ която ΠΌΠΎΠΆΠ΅Ρ‚Π΅ Π΄Π° стартиратС ΡΡŠΡ‰Π΅ΡΡ‚Π²ΡƒΠ²Π°Ρ‰ΠΈ систСмни изобраТСния ΠΈ прилоТСния Π·Π° ΠΏΠΎ-стари Ρ…Π°Ρ€Π΄ΡƒΠ΅Ρ€Π½ΠΈ ΠΏΠ»Π°Ρ‚Ρ„ΠΎΡ€ΠΌΠΈ.

Π˜Π·Ρ‚ΠΎΡ‡Π½ΠΈΠΊ: opennet.ru

ДобавянС Π½Π° Π½ΠΎΠ² ΠΊΠΎΠΌΠ΅Π½Ρ‚Π°Ρ€