Работещ интерфейс PCI Express 5.0 беше показан на конференция в Тайпе

Както знаете, кураторът на интерфейса PCI Express, междуиндустриалната група PCI-SIG, бърза да компенсира дългото изоставане при пускането на пазара на нова версия на шината PCI Express, използвайки спецификациите на версия 5.0. Окончателната версия на спецификациите PCIe 5.0 е одобрена от това пружина, а още през новата година на пазара трябва да се появят устройства с поддръжка на актуализираната шина. Спомнете си, че в сравнение с PCIe 4.0 скоростта на трансфер през линията PCIe 5.0 ще се удвои до 32 гигатранзакции в секунда (32 GT/s).

Спецификациите са спецификации, но за практическото внедряване на новия интерфейс са необходими работещ силикон и блокове за лицензиране на разработчици на контролери от трети страни. Едно такова решение вчера и днес на конференция в Тайпе шоу Astera Labs, Synopsys и Intel. Твърди се, че е първото цялостно готово решение за производство и лицензиране.

Платформата, показана в Тайван, използва прототипния чип на Intel, контролера Synopsys DesignWare и лицензирания PCIe 5.0 физически слой на компанията, както и ретаймери от Astera Labs. Ретаймерите са чипове, които възстановяват целостта на часовника при наличие на смущения или при слаб сигнал.

Както разбирате, тъй като скоростта на данни по една линия се увеличава, целостта на сигнала клони към нула, докато комуникационните линии се удължават. Например, според спецификациите за линията PCIe 4.0, обхватът на предаване без използване на конектори по линията е само 30 см. За линията PCIe 5.0 това разстояние ще бъде дори по-късо и дори на такова разстояние трябва да бъдат ретаймери включени в схемата на контролера. Astera Labs успя да разработи такива ретаймери, които могат да работят както в интерфейса PCIe 4.0, така и като част от интерфейса PCIe 5.0, който беше демонстриран на конференцията.

Източник: 3dnews.ru