Набор от пачове за ускоряване на криптиране/декриптиране AES-GCM

На 2 юни Ерик Бигерс (инженер от Google) представи нови реализации на AES-XTS за значително по-висока производителност на процесорите Intel/AMD с помощта на нови инструкции AES-NI + AVX, VAES + AVX2, VAES + AVX10/256 и VAES + AVX10/512.

Кодът AES-NI GCM замества предишния, написан от Intel, и отстранява съществуващите проблеми:

„Този набор от актуализации добавя в VAES и AVX512/AVX10 реализация на AES-GCM (режим Galois/Counter), което увеличава производителността на AES-GCM с до 162%. Освен това заменя стария код AES-NI GCM от Intel с нов, който е малко по-бърз и решава редица проблеми, включително огромния размер на бинарния файл, надвишаващ 250 KB. Повече подробности вижте в корекциите.

Крайното състояние на асемблерния код x86_64 AES-GCM е, че получаваме два асемблерни файла: един генерира код AES-NI с AVX или без него, а другият генерира код VAES с AVX512/AVX10 с 256-битови или 512-битови вектори. В него отсъства поддръжка на единичен VAES (без AVX512/AVX10). Това е малко различно от това, което направих с AES-XTS, където един файл генерира код AVX и AVX512/AVX10, включително код, използващ само VAES (без AVX512/AVX10), а другият файл генерира само код, различен от AVX. Въпреки това, към момента това изглежда като правилен избор за всеки конкретен алгоритъм, предвид факта, че ограничаването до 16 SIMD регистри и 128-битови вектори доведе до някои осезаемо различаващи се конструктивни решения в AES-GCM, но не толкова за AES-XTS. Процесорите, доставяни само с VAES, също изглеждат като временно явление, така че може би не трябва да се опитваме прекалено много да поддържаме тази комбинация.

Източник: linux.org.ru