Внимавай, ARM? Нови 64-битови Synopsys ARC ядра с тройна производителност

Малко хора знаят, че процесорната архитектура ARC е една от най-разпространените архитектури наред с ARM, MIPS и x86. Разработена през 1980-те години на миналия век, архитектурата ARC се използва в различни микроконтролери за широка гама от високотехнологични продукти и всяка година приблизително 1,5 милиарда устройства.

Наскоро Synopsys Corporation обяви ново поколение 32- и 64-битови ARC процесорни ядра, които обещават да утроят производителността в сравнение с предшествениците си и също така ще позволят изграждане на системи върху чип с 12 ядра. По този начин новите ядра ще позволят на Synopsys да се конкурира с ARM в редица нови области.

„Вградените приложения като SSD контролери или мрежи стават все по-сложни, изискващи значителни подобрения в производителността с ограничена мощност и размер“, каза Джон Котер, старши вицепрезидент по маркетинг и стратегия за интелектуална собственост в Synopsys. „С пускането на новата архитектура ARCv3 и ядрата ARC HS5x и HS6x разработчиците ще могат да отговорят на нарастващите изисквания за производителност на своите SoC днес и в бъдеще.“

Новите семейства процесори Synopsys DesignWare ARC включват 32-битови ядра HS56/HS57D/HS58 и 64-битови ядра HS66/HS68. Новообявените процесори са насочени към широк спектър от приложения като контролери за твърдотелни устройства (SSD), мрежови контролери, автопилоти на превозни средства, автомобилни информационно-развлекателни системи и много други. Като се вземат предвид нарастващите изисквания за RAM, 64-битовият ARC HD6x ще ви позволи да създавате системи с 4,5 PB DRAM, докато устройствата, базирани на ARC HD5x, ще трябва да се ограничат до по-малки обеми. Въпреки това, действителните количества поддържана RAM най-вероятно ще бъдат продиктувани от използваната операционна система, а видимите предимства на 64-битовите процесори ще бъдат продиктувани от по-широк конвейер и по-голям регистрационен файл.

Що се отнася до архитектурите DesignWare ARC HS5x и DesignWare ARC HS6x, те поддържат набора от инструкции ARCv3, който може да бъде разширен с инструкции APEX (ARC Processor EXtensions), ако някои от клиентите се нуждаят от нещо специфично. В допълнение, ARC HS57D е оборудван с процесор за цифрови сигнали ARCv3DSP с поддръжка на 150 команди. Новите ядра имат дълбочина на конвейера от 10 етапа, могат да изпълняват две инструкции на часовников цикъл и също така са оборудвани със 128-битов модул с плаваща запетая. В същото време най-модерните версии на ядрата поддържат кеш от второ ниво (L2) с размер до 16 MB.

Говорейки за производителност, Synopsys твърди 3 DMIPS на MHz в целочислени изчисления, както и 5,1 CoreMark на MHz, което е много добро за миниатюрни ядра с минимална консумация на енергия. Така че 3 DMIPS на MHz са по-високи от тези на доста мощни процесори Cortex-A55, докато 5,1 CoreMark на MHz е по-висок от всеки друг ARM процесор за микроконтролери.

Процесорни ядра Synopsys DesignWare ARC HS5x и HS6x
	HS5x			HS6x
	HS56	HS57D	HS58	HS66	HS68
Набор от команди	ARCv3
Инструкции за APEX	Поддържа се
Битова дълбочина	32-битов			64-битов
Инструкции за цикъл	2
Дължина на конвейера	10 стъпки
DSP	-	ARCv3DSP 150 инструкции	-	-	-
FPU точност	FP16, FP32, FP64
Процесорен клъстер	12 ядра
Ускорители на клъстер	16 бустера
L1	Кеш инструкции + Кеш данни
L2	-	-	16 MB	-	16 MB
Максимален капацитет на паметта	64 GB (в зависимост от ОС)			4,5 петабайта
Честота (при t/p 16FFC)	1,8 GHz
DMIPS	5400 DMIPS на ядро ​​/ 3 DMIPS на MHz
CoreMark	9180 CoreMark на ядро ​​/ 5,1 CoreMark на MHz

Една от ключовите характеристики на новото семейство DesignWare ARC HS5x и DesignWare ARC HS6x е възможността за създаване на система върху чип (SoC) с 12 процесорни ядра с общо предназначение и 16 специализирани ускорителя. Всяко ядро/ускорител в такъв процесор работи на собствена тактова честота и използва собствена подсистема за захранване, за да увеличи максимално енергийната ефективност. Заедно с новите ядра, Synopsys предлага и кохерентна връзка в чип с кеш памет със скорост на трансфер на данни от 800 GB/s.

Този вид SoC, базиран на ARC архитектурата, не е много често срещан днес, но като се вземат предвид обещаващите процесори за системи за автопилот, съхранение на данни, контрол на потока от данни, многоядрени ядра и различни видове ускорители ще бъдат много полезни. Последното ще позволи на Synopsys да се конкурира с ARM ядра за място в SoC за тези приложения, което не се е случвало досега. Така производителят на SSD Starblaze вече се заинтересува от ядрата DesignWare ARC HS5x и DesignWare ARC HS6x.

„Високопроизводителните вградени разработчици непрекъснато се изправят пред нови предизвикателства при постигането на висока производителност с големи количества памет и ограничения на мощността и размера“, каза Брус Ченг, главен учен в Starblaze. „Многоядрените възможности на новите 32-битови процесори ARC HS5x и 64-битови HS6x на Synopsys ще ни позволят да постигнем нови нива на енергийна ефективност, които не се предлагат от други процесори на пазара в момента.“

Synopsys ще започне да предлага ARC ядра HS56, HS57D, HS58, HS66, HS68, както и техните многопроцесорни версии HS56MP, HS57DMP, HS58MP, HS66MP, HS68MP, като се започне от третото тримесечие на 2020 г. В допълнение, компанията ще предложи ARC MetaWare Development Toolkit за създаване на чипове, базирани на тези ядра, както и симулатор и верификатор за проверка на функционалността на SoC преди внедряване в силиций. Що се отнася до поддръжката от операционни системи, новите ядра ще бъдат съвместими с редица дистрибуции на Linux, Zephyr, както и с различни видове патентовани операционни системи.

Източник: 3dnews.ru