Индустрията се движи с пълна скорост към практическото прилагане на следващия PCI Express интерфейс. Този път във версия 5.0 със скорост на трансфер от 32 гигатранзакции в секунда на ред. Той спря толкова дълго по време на прехода към шината PCIe 4.0, че сега, само година след пускането на окончателните спецификации на PCIe 5.0, се опитва да навлезе в търговското пространство. Защо такова бързане? Привържениците твърдят, че по-нататъшното развитие на AI и IoT е невъзможно без удвояване или дори по-голямо разширяване на честотната лента между процесорите и ускорителите.
Неотдавна ви съобщихме, че Astera Labs, Synopsys и Intel на специализирана конференция в Тайпе Първото цялостно решение за подготовка за пускането на PCIe 5.0 продукти. Демонстрацията използва „смесица“ от контролер на Intel, физически слой на Synopsys и ретаймери на Astera Labs. Получаването на всичко това от един разработчик (макар и, очевидно, без ретаймери, които възстановяват целостта на сигнала) стана възможно благодарение на усилията на известната компания Rambus.
Rambus е известен не само със своите спорове в света на патентното право относно дизайна на интерфейса, но и с дизайна на сигнални структури за контролери на паметта и шини за данни. Съвсем наскоро Rambus работещо решение за създаване на контролери за памет GDDR6 с честотна лента 18 Gbit/s на линия. И днес Rambus набор от решения за пускане на продукти с интерфейс PCIe 5.0.
Комплектът може да бъде незабавно лицензиран от тези, които желаят да го закупят като цяло или поотделно за интегриране в продукти на трети страни, използвайки шината PCI Express 5.0. Комплектът включва PCIe 5.0 контролер, разработен от компанията, наскоро придобита от Rambus и патентован физически слой Rambus (PHY) за интерфейса PCIe 5.0. Комплектът гарантира обратна съвместимост с предишни PCIe спецификации и е оптимизиран за производство като част от SoC и контролери, използващи 7nm технология на процеса и FinFET транзистори.
Rambus, като собственик и доставчик на едно решение, гарантира цялостна поддръжка за разработчиците и обещава най-бързото време за пускане на пазара за продукти, поддържащи PCIe 5.0 шината. И накрая, Rambus съобщава, че представеният физически слой е напълно съвместим и може да се използва за най-новия междупроцесорен интерфейс , а това е навлизане в оперативното пространство в нишата на суперкомпютрите.
Източник: 3dnews.ru