Както знаем, през март тази година TSMC започна пилотно производство на 5nm продукти. Това се случи в новия завод Fab 18 в Тайван, за пускането на 5nm решения. Масовото производство с помощта на 5nm N5 процес се очаква през второто тримесечие на 2020 г. До края на същата година ще започне производството на чипове, базирани на продуктивната 5nm технология или N5P (производителност). Наличието на прототипни чипове позволява на TSMC да оцени възможностите на бъдещите полупроводници, произведени въз основа на новата технологична технология, за която компанията ще говори подробно през декември. Но вече можете да разберете нещо от резюмета, изпратени от TSMC за представяне на IEDM 2019.
Преди да изясним подробностите, нека си припомним какво знаем от предишни изявления на TSMC. В сравнение със 7nm процес се твърди, че нетната производителност на 5nm чипове ще се увеличи с 15% или консумацията ще бъде намалена с 30%, ако производителността остане същата. Процесът N5P ще добави още 7% производителност или 15% спестяване на потребление. Плътността на логическите елементи ще се увеличи с 1,8 пъти. Скалата на клетките на SRAM ще се промени с коефициент 0,75.
При производството на 5nm чипове, мащабът на използване на EUV скенери ще достигне нивото на зряло производство. Структурата на транзисторния канал ще бъде променена, вероятно чрез използване на германий заедно със или вместо силиций. Това ще осигури повишена подвижност на електроните в канала и увеличаване на токовете. Технологията на процеса осигурява няколко нива на контролно напрежение, най-високото от които ще осигури 25% увеличение на производителността в сравнение със същото в 7 nm технологията на процеса. Транзисторното захранване за I/O интерфейсите ще варира от 1,5 V до 1,2 V.
При производството на проходни отвори за метализация и за контакти ще се използват материали с още по-ниска устойчивост. Кондензаторите с ултрависока плътност ще бъдат произведени с помощта на верига метал-диелектрик-метал, което ще увеличи производителността с 4%. Като цяло TSMC ще премине към използване на нови изолатори с ниско K. Нов „сух“ процес, Metal Reactive Ion Etching (RIE), ще се появи във веригата за обработка на силициеви пластини, който частично ще замени традиционния процес на Дамаск, използващ мед (за метални контакти, по-малки от 30 nm). Също така за първи път ще бъде използван слой от графен за създаване на бариера между медните проводници и полупроводника (за предотвратяване на електромиграция).
От документите за декемврийския доклад на IEDM можем да разберем, че редица параметри на 5nm чипове ще бъдат дори по-добри. Така плътността на логическите елементи ще бъде по-висока и ще достигне 1,84 пъти. SRAM клетката също ще бъде по-малка, с площ от 0,021 µm2. С производителността на експерименталния силиций всичко е наред - получено е 15% увеличение, както и евентуално 30% намаление на консумацията при замръзване на високите честоти.
Новата технологична технология ще даде възможност за избор от седем стойности на контролното напрежение, което ще добави разнообразие към процеса на разработка и продуктите, а използването на EUV скенери определено ще опрости производството и ще го направи по-евтино. Според TSMC, преминаването към EUV скенери осигурява 0,73x подобрение в линейната разделителна способност в сравнение със 7nm процес. Например, за производството на най-критичните слоеве за метализация на първите слоеве, вместо пет конвенционални маски, ще е необходима само една EUV маска и съответно само един производствен цикъл вместо пет. Между другото, обърнете внимание колко чисти са елементите на чипа, когато използвате EUV проекция. Красота и това е всичко.
Източник: 3dnews.ru