Projekt Libre-SOC, koji razvija otvoreni čip sa hibridnom arhitekturom u stilu CDC 6600, u kojem, da bi se smanjila veličina i složenost čipa, CPU, VPU i GPU instrukcije nisu odvojene i ponuđene u jednom ISA , dostigao je fazu prebacivanja prvog probnog uzorka u proizvodnju. Projekat je prvobitno razvijen pod imenom Libre RISC-V, ali je preimenovan u Libre-SOC nakon odluke da se RISC-V zamijeni arhitekturom skupa instrukcija OpenPOWER 3.0 (ISA).
Projekat ima za cilj kreiranje kompletnog, potpuno otvorenog i besplatnog sistema na čipu (SoC) koji se može koristiti u jednostrukim računarima, netbook-ovima i raznim prenosivim uređajima. Pored instrukcija specifičnih za CPU i registara opšte namene, Libre-SOC pruža mogućnosti za izvođenje vektorskih operacija i specijalizovanih proračuna tipičnih za VPU i GPU u jednom funkcionalnom bloku procesora. Čip koristi arhitekturu skupa instrukcija OpenPOWER, proširenje Simple-V sa uputstvima za vektorizaciju i paralelnu obradu podataka, kao i specijalizovane instrukcije za ARGB konverziju i uobičajene 3D operacije.
GPU instrukcije su fokusirane na upotrebu sa Vulkan grafičkim API-jem, a VPU na ubrzavanje YUV-RGB konverzije i dekodiranja MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, Vorbis formati i Opus. Besplatni drajver se razvija za Mesu koji koristi mogućnosti Libre-SOC-a da obezbedi hardverski ubrzanu softversku implementaciju Vulkan grafičkog API-ja. Na primjer, Vulkan shaderi se mogu prevesti pomoću JIT motora za izvršavanje korištenjem specijaliziranih instrukcija dostupnih u Libre-SOC-u.
U sljedećem testnom prototipu planiraju implementirati proširenje SVP64 (Vektorizacija varijabilne dužine), omogućavajući Libre-SOC-u da se koristi kao vektorski procesor (pored 32 64-bitna registra opšte namjene, 128 registara će biti osigurano za vektorske proračune). Prvi prototip uključuje samo jednu jezgru koja radi na 300 MHz, ali u roku od dvije godine planira se izdavanje 4-jezgrene verzije, zatim 8-jezgrene verzije, a dugoročno i 64-jezgrene verzije.
Prvu seriju čipa će proizvesti TSMC koristeći 180nm procesnu tehnologiju. Sav razvoj projekta se distribuira pod besplatnim licencama, uključujući datoteke u GDS-II formatu sa opisom kompletne topologije čipa, dovoljne za pokretanje vlastite proizvodnje. Libre-SOC će biti prvi potpuno nezavisni čip baziran na Power arhitekturi koju ne proizvodi IBM. Razvoj je koristio jezik opisa hardvera nMigen (HDL baziran na Python-u, bez upotrebe VHDL-a i Verilog), standardne biblioteke ćelija FlexLib iz projekta Chips4Makers i besplatni Coriolis2 VLSI alat za konverziju sa HDL-a u GDS-II.
Razvoj Libre-SOC-a finansirala je Fondacija NLnet, koja je izdvojila 400 hiljada eura za kreiranje potpuno otvorenog čipa kao dio programa za kreiranje provjerljivih i pouzdanih osnovnih tehničkih rješenja. Čip je veličine 5.5x5.9 mm i uključuje 130 hiljada logičkih kapija. Sastoji se od četiri 4KB SRAM modula i 300 MHz fazno zaključane petlje (PLL) jedinice.
izvor: opennet.ru