Kao što znate, kustos PCI Express interfejsa, interindustrijska grupa PCI-SIG, u žurbi je da nadoknadi dugi zaostatak u izvođenju na tržište nove verzije PCI Express magistrale koristeći specifikacije verzije 5.0. Ovim je odobrena konačna verzija PCIe 5.0 specifikacija , a već u novoj godini na tržištu bi se trebali pojaviti uređaji s podrškom za ažuriranu magistralu. Podsjetimo da će se, u poređenju sa PCIe 4.0, brzina prijenosa preko PCIe 5.0 linije udvostručiti na 32 gigatransakcije u sekundi (32 GT/s).
Specifikacije su specifikacije, ali za praktičnu implementaciju novog sučelja potrebni su radni silicij i blokovi za licenciranje programerima kontrolera treće strane. Jedna takva odluka jučer i danas na konferenciji u Tajpeju Astera Labs, Synopsys i Intel. Tvrdi se da je to prvo sveobuhvatno rješenje "ključ u ruke" za proizvodnju i licenciranje.
Platforma prikazana na Tajvanu koristi Intelov prototip čipa, Synopsys DesignWare kontroler i licencirani fizički sloj PCIe 5.0 kompanije, kao i retajmere iz Astera Labs. Retajmeri su čipovi koji obnavljaju integritet sata u prisustvu smetnji ili u slučaju slabog signala.
Kao što razumijete, kako se brzina podataka na jednoj liniji povećava, integritet signala teži nuli kako se komunikacijske linije produžuju. Na primjer, prema specifikacijama za PCIe 4.0 liniju, domet prijenosa bez korištenja konektora na liniji je samo 30 cm. Za PCIe 5.0 liniju ovo rastojanje će biti još kraće, a čak i na takvoj udaljenosti, retajmeri moraju biti uključeno u krug kontrolera. Astera Labs je uspela da razvije takve retajmere koji mogu da rade i u PCIe 4.0 interfejsu i kao deo PCIe 5.0 interfejsa, što je i demonstrirano na konferenciji.
izvor: 3dnews.ru