El projecte Libre-SOC, que està desenvolupant un xip obert amb una arquitectura híbrida a l'estil CDC 6600, en el qual, per reduir la mida i la complexitat del xip, les instruccions de CPU, VPU i GPU no estan separades i s'ofereixen en un sol ISA , ha arribat a l'etapa de transferir la primera mostra de prova a producció. El projecte es va desenvolupar originalment amb el nom de Libre RISC-V, però va ser rebatejat com a Libre-SOC després de la decisió de substituir RISC-V per l'arquitectura de conjunt d'instruccions (ISA) OpenPOWER 3.0.
El projecte pretén crear un sistema complet, completament obert i lliure de drets d'autor en un xip (SoC) que es pugui utilitzar en ordinadors d'una sola placa, netbooks i diversos dispositius portàtils. A més de les instruccions específiques de la CPU i els registres de propòsit general, Libre-SOC ofereix les capacitats per realitzar operacions vectorials i càlculs especialitzats típics de VPU i GPU en un únic bloc funcional de processador. El xip utilitza l'arquitectura del conjunt d'instruccions OpenPOWER, l'extensió Simple-V amb instruccions per a la vectorització i el processament paral·lel de dades, així com instruccions especialitzades per a la conversió ARGB i les operacions 3D habituals.
Les instruccions de la GPU se centren en l'ús amb l'API de gràfics Vulkan i la VPU per accelerar la conversió i la descodificació YUV-RGB de MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3 , AC3, formats Vorbis i Opus. S'està desenvolupant un controlador gratuït per a Mesa que utilitza les capacitats de Libre-SOC per proporcionar una implementació de programari accelerada per maquinari de l'API de gràfics Vulkan. Per exemple, els shaders Vulkan es poden traduir mitjançant un motor JIT per executar-los mitjançant instruccions especialitzades disponibles a Libre-SOC.
En el proper prototip de prova, tenen previst implementar l'extensió SVP64 (Vectorització de longitud variable), que permetrà utilitzar el Libre-SOC com a processador vectorial (a més de 32 registres d'ús general de 64 bits, es proporcionaran 128 registres). per a càlculs vectorials). El primer prototip només inclou un nucli que funciona a 300 MHz, però d'aquí a dos anys està previst llançar una versió de 4 nuclis, després una versió de 8 nuclis i, a llarg termini, una versió de 64 nuclis.
El primer lot del xip el produirà TSMC mitjançant la tecnologia de procés de 180 nm. Tots els desenvolupaments del projecte es distribueixen sota llicències lliures, incloent fitxers en format GDS-II amb una descripció de la topologia completa del xip, suficient per iniciar la teva pròpia producció. Libre-SOC serà el primer xip completament independent basat en l'arquitectura Power no produïda per IBM. El desenvolupament va utilitzar el llenguatge de descripció de maquinari nMigen (HDL basat en Python, sense utilitzar VHDL i Verilog), les biblioteques de cel·les estàndard FlexLib del projecte Chips4Makers i el conjunt d'eines gratuït Coriolis2 VLSI per convertir de HDL a GDS-II.
El desenvolupament de Libre-SOC va ser finançat per la Fundació NLnet, que va destinar 400 mil euros per crear un xip completament obert com a part d'un programa per crear solucions tècniques fonamentals verificables i fiables. El xip té una mida de 5.5x5.9 mm i inclou 130 mil portes lògiques. Consta de quatre mòduls SRAM de 4 KB i una unitat de bucle bloquejat en fase (PLL) de 300 MHz.
Font: opennet.ru