L'Institut de Tecnologia Informàtica de l'Acadèmia Xinesa de Ciències va presentar el projecte XiangShan, que des del 2020 desenvolupa un processador obert d'alt rendiment basat en l'arquitectura de conjunt d'instruccions RISC-V (RV64GC). Els desenvolupaments del projecte estan oberts sota la permissiva llicència MulanPSL 2.0.
El projecte ha publicat una descripció dels blocs de maquinari en el llenguatge Chisel, que es tradueix a Verilog, una implementació de referència basada en FPGA, i imatges per simular el funcionament del xip al simulador obert de Verilog Verilator. També hi ha esquemes i descripcions de l'arquitectura disponibles (en total més de 400 documents i 50 mil línies de codi), però la major part de la documentació està en xinès. Debian GNU/Linux s'utilitza com a sistema operatiu de referència utilitzat per provar la implementació basada en FPGA.
XiangShan afirma ser el xip RISC-V de més rendiment, superant el SiFive P550. Aquest mes està previst completar les proves a l'FPGA i llançar un xip prototip de 8 nuclis que funciona a 1.3 GHz i fabricat per TSMC utilitzant la tecnologia de procés de 28 nm, amb el nom en clau "Yanqi Lake". El xip inclou una memòria cau de 2 MB, un controlador de memòria amb suport per a memòria DDR4 (fins a 32 GB de RAM) i una interfície PCIe-3.0-x4.
El rendiment del primer xip de la prova SPEC2006 s'estima en 7/Ghz, que correspon als xips ARM Cortex-A72 i Cortex-A73. A finals d'any, està prevista la producció del segon prototip "South Lake" amb una arquitectura millorada, que es transferirà a SMIC amb una tecnologia de procés de 14 nm i un augment de la freqüència a 2 GHz. S'espera que el segon prototip funcioni a 2006/Ghz a la prova SPEC10, que és proper als processadors ARM Cortex-A76 i Intel Core i9-10900K, i superior al SiFive P550, la CPU RISC-V més ràpida, que té una rendiment de 8.65/Ghz.
Recordem que RISC-V proporciona un sistema d'instrucció de màquines obert i flexible que permet construir microprocessadors per a aplicacions arbitràries sense requerir drets d'autor o imposar condicions d'ús. RISC-V us permet crear SoCs i processadors completament oberts. Actualment, basant-se en l'especificació RISC-V, diferents empreses i comunitats sota diverses llicències lliures (BSD, MIT, Apache 2.0) estan desenvolupant diverses dotzenes de variants de nuclis de microprocessador, SoC i xips ja produïts. Els sistemes operatius amb suport d'alta qualitat per a RISC-V inclouen Linux (present des dels llançaments de Glibc 2.27, binutils 2.30, gcc 7 i el nucli Linux 4.15) i FreeBSD.
Font: opennet.ru