Suport inicial per a l'arquitectura RISC-V afegit a la base de codi d'Android

El repositori AOSP (Android Open Source Project), que desenvolupa el codi font de la plataforma Android, ha començat a incorporar canvis per donar suport a dispositius amb processadors basats en l'arquitectura RISC-V.

El conjunt de canvis de suport RISC-V va ser preparat per Alibaba Cloud i inclou 76 pegats que cobreixen diversos subsistemes, inclosa la pila de gràfics, el sistema de so, els components de reproducció de vídeo, la biblioteca biònica, la màquina virtual Dalvik, els marcs, les piles de Wi-Fi i Bluetooth, desenvolupador. eines i diversos mòduls de tercers, inclosos models per a TensorFlow Lite i mòduls d'aprenentatge automàtic per a reconeixement de text, classificació d'àudio i imatges.

Del conjunt total de pedaços, ja s'han integrat a AOSP 30 pedaços relacionats amb l'entorn del sistema i les biblioteques. Durant els propers mesos, Alibaba Cloud té la intenció d'enviar pedaços addicionals a AOSP per proporcionar suport RISC-V al nucli, Android Runtime (ART) i emulador.

Suport inicial per a l'arquitectura RISC-V afegit a la base de codi d'Android

Per donar suport al suport RISC-V a Android, RISC-V International ha creat un grup de treball especial anomenat Android SIG, al qual es poden unir altres empreses interessades a executar la pila de programari d'Android en processadors RISC-V. Impulsar el suport RISC-V a Android principal és una col·laboració amb Google i la comunitat.

Els canvis proposats per a Android formen part d'una iniciativa per ampliar les aplicacions dels dispositius basats en l'arquitectura RISC-V. L'any passat, Alibaba va descobrir desenvolupaments relacionats amb els processadors XuanTie RISC-V i va començar a promoure activament RISC-V no només per a dispositius IoT i sistemes de servidor, sinó també per a dispositius de consum i diversos xips especialitzats que cobreixen diverses aplicacions, des de sistemes multimèdia fins al processament de senyals i acceleradors per a aprenentatge automàtic.

RISC-V proporciona un sistema d'instrucció de màquines obert i flexible que permet construir microprocessadors per a aplicacions arbitràries sense requerir drets d'autor o cadenes adjuntes per utilitzar-los. RISC-V us permet crear SoCs i processadors completament oberts. Actualment, sobre la base de l'especificació RISC-V, diverses dotzenes de variants de nuclis de microprocessador, un centenar de SoC i xips ja produïts estan sent desenvolupats per diferents empreses i comunitats sota diverses llicències lliures (BSD, MIT, Apache 2.0). El suport RISC-V ha estat present des dels llançaments de Glibc 2.27, binutils 2.30, gcc 7 i el nucli Linux 4.15.

Font: opennet.ru

Afegeix comentari