S'ha publicat el llançament del projecte CoreBoot 4.16, en el marc del qual s'està desenvolupant una alternativa gratuïta al firmware propietari i BIOS. El codi del projecte es distribueix sota la llicència GPLv2. En la creació de la nova versió van participar 170 desenvolupadors, que van preparar 1770 canvis.
Principals innovacions:
- S'ha afegit suport per a 33 plaques base, 22 de les quals s'utilitzen en dispositius amb Chrome OS o en servidors de Google. Entre les tarifes que no són de Google:
- Acer Aspire VN7-572G
- AMD Chausie
- ASROCK H77 Pro4-M
- ASUS P8Z77-M
- Potència d'emulació QEMU9
- Intel Alderlake-N RVP
- Prodrive Atles
- Star Labs Star Labs StarBook Mk V (i3-1115G4 i i7-1165G7)
- System76 mirada16 3050, 3060 i 3060-b
- El suport per a les plaques base de Google Corsola, Nasher i Stryke s'ha interromput.
- S'ha afegit suport per a la CPU Power9 i el SoC AMD Sabrina.
- S'ha afegit una opció per desactivar el subsistema IME (Intel Management Engine), que inclou la majoria de plaques base modernes amb processadors Intel i s'implementa com un microprocessador independent que funciona independentment de la CPU i realitza tasques que s'han de separar del sistema operatiu, com ara com processament de contingut protegit (DRM), implementació de mòduls TPM (Trusted Platform Module) i interfícies de baix nivell per a la monitorització i control d'equips. Per desactivar IME en sistemes amb processadors de la família Skylake a Alder Lake, s'utilitza el paràmetre me_state a CMOS, assignant un valor 1 al qual desactivarà el motor. Per canviar l'estat CSME mitjançant CMOS, s'ha afegit el mètode ".enable", l'estat del qual correspon al paràmetre me_state.
- S'ha afegit coreboot-configurator, una GUI senzilla per canviar la configuració de CMOS a Coreboot CBFS mitjançant la utilitat nvramtool.
- S'ha afegit la utilitat apcb_v3_edit per editar fitxers binaris APCB V3 (AMD PSP Customization Block) i substituir-hi fins a 16 SPD (Serial Presence Detect).
- Submòduls actualitzats amd_blobs, arm-trusted-firmware, blobs, chromeec, intel-microcode, qc_blobs i vboot.
- El codi per configurar el LAPIC (Controlador d'interrupció programable local avançat) s'ha mogut a MP init.
- S'ha afegit suport per a seqüències d'escapada ANSI per ressaltar esdeveniments importants, com ara errors i advertències, quan es mostren els registres a la consola interactiva.
- S'ha implementat la funció cbmem_dump_console, similar a cbmem_dump_console_to_uart, però funciona amb consoles configurades habitualment.
- La configuració d'imatge en directe s'adapta per funcionar amb la distribució NixOS 21.11. El paquet iasl s'ha deixat de fabricar i s'ha substituït per acpica-tools.
- El carregador d'arrencada U-Boot s'ha actualitzat a la versió 2021.10.
- S'ha afegit suport per a sistemes amb més de 128 nuclis de CPU.
- S'ha afegit un controlador per als sensors de proximitat SAR Semtech sx9360 utilitzats en dispositius Samsung.
- S'ha afegit el controlador per als controladors SD SGenesys Logic GL9750 utilitzats als Chromebooks.
- S'ha afegit suport per als controladors Ethernet Realtek RT8125.
- S'ha afegit el controlador per a Fibocom 5G WWAN ACPI.
- S'ha afegit suport per a topologies de memòria mixtes quan s'utilitza DDR4.
- S'ha afegit suport per a l'especificació FSP 2.3 (Flexible Software Package).
- S'ha reelaborat el codi per calcular els hash utilitzats en la verificació i avaluació de l'estat CBFS
- S'ha afegit suport per a la tecnologia PCI-e Resizable BAR (Registres d'adreces base), que permet a la CPU accedir a tota la memòria de vídeo de la targeta PCI.
A més, es presenta un pla de transició a partir de la versió 4.18 fins a la quarta edició del mecanisme d'assignació de recursos (RESOURCE_ALLOCATOR_V4), que afegeix suport per a la manipulació de diversos intervals de recursos, utilitzant tot l'espai d'adreces i assignació de memòria en àrees superiors a 4 GB. Coreboot 4.18, previst al novembre, també té previst deixar de funcionar el mecanisme d'inicialització de multiprocessador clàssic (LEGACY_SMP_INIT), substituint-lo pel codi d'inicialització PARALLEL_MP.
Font: opennet.ru