Sama sa imong nahibal-an, ang curator sa interface sa PCI Express, ang cross-industry nga grupo nga PCI-SIG, nagdali sa paghimo sa taas nga atraso sa pagdala sa merkado sa usa ka bag-ong bersyon sa PCI Express bus gamit ang bersyon 5.0 nga mga detalye. Ang katapusang bersyon sa PCIe 5.0 nga mga detalye giaprobahan niini , ug na sa bag-ong tuig, ang mga himan nga adunay suporta alang sa na-update nga bus kinahanglan nga makita sa merkado. Hinumdomi nga, kung itandi sa PCIe 4.0, ang rate sa pagbalhin sa linya sa PCIe 5.0 doble sa 32 gigatransaksyon matag segundo (32 GT / s).
Ang mga espesipikasyon mao ang mga espesipikasyon, apan alang sa praktikal nga pagpatuman sa bag-ong interface, ang pagtrabaho nga silicon ug mga bloke alang sa paglilisensya sa mga developer sa third-party controller gikinahanglan. Usa sa ingon nga desisyon kagahapon ug karon sa usa ka komperensya sa Taipei Astera Labs, Synopsys ug Intel. Giangkon nga kini ang una nga komprehensibo nga solusyon sa turnkey alang sa produksiyon ug paglilisensya.
Ang plataporma nga gipakita sa Taiwan naggamit sa prototype chip sa Intel, Synopsys DesignWare controller ug lisensyado nga PCIe 5.0 physical layer sa kompanya, ingon man mga retimer gikan sa Astera Labs. Ang mga retimer mao ang mga chips nga nagpahiuli sa integridad sa orasan sa presensya sa pagpanghilabot o kung adunay huyang nga signal.
Sama sa imong nasabtan, samtang ang rate sa datos sa usa ka linya nagdugang, ang integridad sa signal lagmit nga zero samtang ang mga linya sa komunikasyon motaas. Pananglitan, sumala sa mga detalye alang sa linya sa PCIe 4.0, ang transmission range nga walay paggamit sa mga connectors sa linya mao lamang ang 30 cm. Alang sa PCIe 5.0 nga linya, kini nga distansya mahimong mas mubo, ug bisan sa ingon nga gilay-on, ang mga retimer kinahanglan nga gilakip sa controller circuit. Ang Astera Labs nakahimo sa pagpalambo sa ingon nga mga retimer nga mahimong magtrabaho sa PCIe 4.0 interface ug isip kabahin sa PCIe 5.0 interface, nga gipakita sa komperensya.
Source: 3dnews.ru