In l'architettura di e plataforme x86, sò emergenu dui tendenzi chì cumplementanu l'altru. Sicondu una versione, avemu bisognu di avanzà versu l'integrazione di risorse informatiche è di cuntrollu in un chip. U sicondu approcciu prumove a distribuzione di e rispunsabilità: u processatore hè furnutu cù un busu d'alta prestazione chì forma un ecosistema scalable perifèricu. Forma a basa di a topologia logica di u sistema Intel C620 per e plataforme d'altu livellu.
A diferenza fundamentale da u chipset Intel C610 precedente hè l'espansione di u canali di cumunicazione trà u processore è i periferichi inclusi in u chip PCH per l'usu di ligami PCIe cù u bus DMI tradiziunale.
Fighjemu più attente à l'innuvazioni di u ponte sud di l'Intel Lewisburg: quali approcci evolutivi è rivoluzionarii anu allargatu i so putenzi in a cumunicazione cù i processori?
Cambiamenti evolutivi in a cumunicazione CPU-PCH
Comu parte di l'approcciu evolutivu, u canali di cumunicazione principale trà u CPU è u ponte sud, chì hè u bus DMI (Direct Media Interface), hà ricevutu supportu per u modu PCIe x4 Gen3 cù un rendimentu di 8.0 GT / S. Precedentemente, in l'Intel C610 PCH, a cumunicazione trà u processatore è a logica di u sistema hè stata realizata in u modu PCIe x4 Gen 2 à a larghezza di banda 5.0 GT / S.
Comparazione di funziunalità logica di u sistema di Intel C610 è C620
Innota chì stu subsistema hè assai più cunservatore chì i porti PCIe integrati di u processatore, generalmente utilizatu per cunnette GPU è unità NVMe, induve PCIe 3.0 hè stata utilizata per un bellu pezzu è a transizione à PCI Express Gen4 hè prevista.
Cambiamenti rivoluzionarii in a cumunicazione CPU-PCH
I cambiamenti rivoluzionarii includenu l'aghjunzione di novi canali di cumunicazione PCIe CPU-PCH, chjamati Uplinks Addiziunali. Fisicamente, questi sò dui porti PCI Express chì operanu in modi PCIe x8 Gen3 è PCIe x16 Gen3, tramindui 8.0 GT / S.
Per l'interazzione trà u CPU è Intel C620 PCH, 3 busi sò usati: DMI è dui porti PCI Express
Perchè avete bisognu di rivisione a topologia di cumunicazione esistente cù l'Intel C620? Prima, finu à 4x controller di rete 10GbE cù funziunalità RDMA ponu esse integrati in u PCH. Siconda, a nova è più veloce generazione di coprocessori Intel QuickAssist Technology (QAT), chì furnisce supportu hardware per a compressione è a criptografia, sò rispunsevuli di criptà u trafficu di a rete è di scambii cù u subsistema di almacenamiento. È infine, u "motore di l'innuvazione" - , chì serà dispunibule solu per i OEM.
Scalabilità è flessibilità
Una pruprietà impurtante hè a capacità di selezziunà opzione micca solu a topologia di cunnessione PCH, ma ancu e priorità di e risorse internu di u chip in accessu à i canali di cumunicazione d'alta veloce cù u processatore cintrali (processori). Inoltre, in l'EPO speciale (EndPoint Only Mode), a cunnessione PCH hè realizata in u statutu di un dispositivu PCI Express regulare chì cuntene risorse 10 GbE è Intel QAT. À u listessu tempu, l'interfaccia DMI classica, è ancu una quantità di sottosistemi Legacy, mostrati in neru in u diagramma, sò disattivati.
Architettura interna di u chip Intel C620 PCH
In teoria, questu permette di utilizà più di un chip Intel C620 PCH in un sistema, scaling 10 GbE è funziunalità Intel QAT per risponde à i requisiti di rendiment. À u listessu tempu, e funzioni Legacy chì sò necessarii solu in una sola copia ponu esse attivate solu nantu à unu di i chips PCH installati.
Dunque, l'ultima parolla in u disignu appartene à u sviluppatore di a piattaforma, chì agisce nantu à a basa di fatturi tecnologichi è di cummercializazione in cunfurmità cù u posizionamentu di ogni pruduttu specificu.
Source: www.habr.com