A Fundazione Linux hà lanciatu una nova direzzione - l'Alleanza CHIPS. In parte di stu prughjettu, l'urganizazione hà da sviluppà u sistema di struzzione RISC-V gratuitu è tecnulugia per creà processori basati nantu à questu. Dicemu più in dettaglio ciò chì succede in questa zona.
/ foto
Perchè l'Alianza CHIPS hè apparsu?
Patches chì pruteghjanu contru Meltdown è Spectre, in certi casi servitori da 50%. À u listessu tempu, e novi variazioni di vulnerabilità ligati à l'esekzione di cumanda speculativa sò sempre emergenti. Circa unu di elli - I specialisti di sicurezza di l'infurmazioni l'anu chjamatu Spoiler. Sta situazione affetta a necessità di rivisione e soluzioni hardware esistenti è approcci à u so sviluppu. In particulare, Intel una nova architettura per i so prucessori, micca sottumessu à Meltdown è Spectre.
A Fundazione Linux ùn hè micca stata da parte. L'urganizazione hà lanciatu a so propria iniziativa, l'Alleanza CHIPS, chì i so membri sviluppanu processori basati in RISC-V.
Chì prughjetti sò digià sviluppati ?
I membri di CHIPS Alliance includenu Google, Western Digital (WD) è SiFive. Ognunu di elli hà prisentatu i so sviluppi. Parlemu di certi di elli.
RISCV-DV
U giant di ricerca IT hà liberatu una piattaforma per pruvà i processori basati in RISC-V à open source. suluzione casuale squadre chì verificate a funziunalità di u dispusitivu: prucessi di transizione di prova, pile di chjama, - registri, etc.
Per esempiu, rispunsevuli di fà una prova simplice di istruzioni aritmetiche:
class riscv_arithmetic_basic_test extends riscv_instr_base_test;
`uvm_component_utils(riscv_arithmetic_basic_test)
`uvm_component_new
virtual function void randomize_cfg();
cfg.instr_cnt = 10000;
cfg.num_of_sub_program = 0;
cfg.no_fence = 1;
cfg.no_data_page = 1'b1;
cfg.no_branch_jump = 1'b1;
`DV_CHECK_RANDOMIZE_WITH_FATAL(cfg,
init_privileged_mode == MACHINE_MODE;
max_nested_loop == 0;)
`uvm_info(`gfn, $sformatf("riscv_instr_gen_config is randomized:n%0s",
cfg.sprint()), UVM_LOW)
endfunction
endclass
By sviluppatori, a piattaforma differisce da i so analoghi in quantu permette a prova sequenziale di tutti i cumpunenti di chip, cumpresu u bloccu di memoria.
Protocolu OmniXtend
Questu hè un protokollu di rete da WD chì furnisce a coherenza di cache nantu à Ethernet. permette di scambià missaghji direttamente cù u cache di u processatore è hè utilizatu per cunnette parechji tipi di acceleratori: GPU o FPGA. Hè ancu adattatu per creà sistemi basati nantu à parechje chips RISC-V.
Protocollo digià supportatu orientatu versu u trattamentu di dati in centri di dati. SweRV hè un processore superscalar à doppia pipeline di 32 bit custruitu nantu à una tecnulugia di prucessu di 28 nm. Ogni pipeline hà nove livelli, chì permette di carricà è eseguisce parechje cumandamenti simultaneamente. U dispusitivu opera à una freccia di 1,8 GHz.
Generator Rocket Chip
A suluzione hè da SiFive, chì hè stata fundata da i sviluppatori di a tecnulugia RISC-V. hè un generatore di core di processore RISC-V in lingua Chisel. Ellu un inseme di biblioteche parametrizzate chì sò usati per creà .
Cuncirnendu , allora hè una lingua di descrizzione di hardware basatu nantu à Scala. Si genera codice Verilog bassu-livellu chì per processà in ASIC è FPGA. Cusì, vi permette di utilizà i principii OOP in u sviluppu .
Perspettivi di l'allianza
I sperti dicenu chì l'iniziativa di a Fundazione Linux farà u mercatu di processori più demucraticu è apertu à i novi attori. À l'IDC chì a pupularità crescente di tali prughjetti avarà un impattu pusitivu nant'à u sviluppu di e tecnulugia di machine learning è sistemi AI in generale.
/ foto PD
U sviluppu di i prucessori open source riducerà ancu u costu di cuncepimentu di chips persunalizati. Tuttavia, questu succede solu se a cumunità di a Fundazione Linux riesce à attruverà abbastanza sviluppatori.
Prughjetti simili
Altre urganisazioni sviluppanu ancu prughjetti ligati à hardware apertu. Un esempiu hè u cunsorziu CXL, chì hà introduttu u standard Compute Express Link à a mità di marzu. A tecnulugia hè analoga à OmniXtend è cunnetta ancu CPU, GPU, FPGA. Per u scambiu di dati, u standard usa u bus PCIe 5.0.
Un altru prughjettu dedicatu à u sviluppu di tecnulugia di prucessori hè MIPS Open, chì hè apparsu in dicembre 2018. L'iniziativa hè stata creata da a startup Wave Computing. I sviluppatori sò pianificati Accessu à l'ultimi setti di cumandamenti MIPS 32- è 64-bit per a cumunità IT. U principiu di u prugettu in i mesi à vene.
In generale, l'approcciu open source hè diventatu generalmente accettatu micca solu per u software, ma ancu per u hardware. Tali prughjetti sò sustinuti da e grande cumpagnie. Dunque, pudemu aspittà chì in un futuru vicinu più dispositi basati nantu à i normi di hardware aperti appariscenu nantu à u mercatu.
Ultimi posti da u nostru blog corporativu:
Post da u nostru canale Telegram:
Source: www.habr.com