U prughjettu Libre-SOC, chì sviluppa un chip apertu cù una architettura hibrida in u stilu CDC 6600, in quale, per riduce a dimensione è a cumplessità di u chip, l'istruzzioni CPU, VPU è GPU ùn sò micca separati è offerti in un ISA. , hà ghjuntu à u stadiu di trasferimentu di a prima mostra di prova à a produzzione. U prugettu hè statu inizialmente sviluppatu sottu u nome Libre RISC-V, ma hè statu rinominatu Libre-SOC dopu a decisione di rimpiazzà RISC-V cù l'architettura di istruzzioni OpenPOWER 3.0 (ISA).
U prugettu hà da scopu di creà un sistema cumpletu, cumpletamente apertu è senza royalties nantu à un chip (SoC) chì pò esse usatu in l'urdinatori unicu, netbooks è diversi dispositi portatili. In più di l'istruzzioni specifiche di CPU è di i registri di u scopu generale, Libre-SOC furnisce e capacità per eseguisce operazioni vettoriali è calculi specializati tipici di VPU è GPU in un bloccu funzionale unicu processore. U chip usa l'architettura di l'istruzzioni OpenPOWER, l'estensione Simple-V cù struzzioni per a vectorizazione è u prucessu parallelu di dati, è ancu struzzioni specializate per a cunversione ARGB è l'operazioni 3D cumuni.
L'istruzzioni GPU sò cuncentrati nantu à l'usu cù l'API grafica Vulkan, è VPU per accelerà a cunversione YUV-RGB è a decodificazione di MPEG1/2, MPEG4 ASP (xvid), H.264, H.265, VP8, VP9, AV1, MP3. , AC3, formati Vorbis è Opus. Un driver gratuitu hè sviluppatu per Mesa chì usa e capacità di Libre-SOC per furnisce una implementazione di software accelerata da hardware di l'API grafica Vulkan. Per esempiu, i shaders Vulkan ponu esse tradutti cù un mutore JIT per eseguisce cù struzzioni specializate dispunibili in Libre-SOC.
In u prossimu prototipu di prova, pensanu à implementà l'estensione SVP64 (Variable-length Vectorisation), chì permette à u Libre-SOC per esse usatu cum'è un processatore di vettore (in più di 32 registri di u scopu generale di 64 bit, 128 registri seranu furniti). per i calculi vettoriali). U primu prototipu include solu un core chì funziona à 300 MHz, ma in dui anni hè previstu di liberà una versione 4-core, dopu una versione 8-core, è à longu andà una versione 64-core.
U primu batch di u chip serà pruduttu da TSMC utilizendu a tecnulugia di prucessu 180nm. Tutti i sviluppi di u prugettu sò distribuiti sottu licenze libere, cumprese i schedarii in u formatu GDS-II cù una descrizzione di a topologia cumpleta di u chip, abbastanza per inizià a vostra propria pruduzzione. Libre-SOC serà u primu chip completamente indipendente basatu annantu à l'architettura Power micca fabbricata da IBM. U sviluppu hà utilizatu u linguaghju di descrizzione hardware nMigen (HDL basatu in Python, senza aduprà VHDL è Verilog), e librerie di cellule standard FlexLib da u prughjettu Chips4Makers, è u toolkit Coriolis2 VLSI gratuitu per cunvertisce da HDL à GDS-II.
U sviluppu di Libre-SOC hè stata finanzata da a Fundazione NLnet, chì hà attribuitu 400 mila euro per creà un chip completamente apertu cum'è parte di un prugramma per creà suluzioni tecniche fundamentali verificabili è affidabili. U chip hà una dimensione di 5.5x5.9 mm è include 130 mila porte logiche. Hè custituitu da quattru moduli SRAM 4KB è una unità di 300 MHz phase-locked loop (PLL).
Source: opennet.ru